一、BWR——带缓冲的虫孔路由技术（论文文献综述）
高浩雄[1]（2018）在《基于TNoC的追踪调试系统在基带芯片中的应用》文中指出由于MPSoC技术一定程度上缓解了性能需求与功耗之间的矛盾,已广泛应用于高性能SoC设计。然而,芯片复杂度和规模的提高也使得MPSoC面临巨大的验证、调试及测试压力。紧迫的芯片开发周期及不确定性错误的存在,使得仅依赖硅前验证很难保证初次流片不出现缺陷和错误。因此在硅后利用调试技术快速发现和定位缺陷就至关重要。借助调试技术来发现和分析缺陷已成为减少调试成本和时间的关键。现有的追踪调试系统一般是基于多缓存仲裁和共享NoC的结构。随着MPSoC设计规模和复杂度的提升,现有方案已难以满足MPSoC多核实时追踪数据传输的带宽需求,并在带宽与调试设计开销之间存在深刻矛盾。为解决以上问题,本文引入了一种基于TNoC的片上追踪数据传输解决方案。本文首先分析了MPSoC发展对硅后追踪调试技术的需求,并对现有的硬件调试技术进行了总结。结合本人在实习期间参与的基带芯片项目,深入剖析了基于TNoC的追踪调试系统在其中的应用。从TNoC各组件的结构设计着手,研究了TNoC专用网络接口、通用网络接口等组件的设计和工作原理。通过引入统一的源端专用网络接口和MSRAM接口协议提高了调试结构的可扩展性和可复用性,并在源端专用网络接口中引入双缓冲器结构来提高追踪数据接收速率。同时对TNoC拓扑结构、包交换技术、端口数据缓冲策略、流量控制等进行了研究。通过介绍TNoC链路、IFL协议及TNoC数据包格式,深入分析了TNoC的设计和应用特点。针对信号级调试的需求,引入了一种新颖的监视器模块。该模块提升了监视信号选择的灵活性,更易满足并发调试要求。为满足MPSoC在不同调试场景下追踪数据进行灵活筛选、分类和存储的需求,引入了MBT模块。同时引入了基于deflate算法的追踪数据压缩模块以更有效利用存储空间,并研究了其设计实现。本文对两种调试系统结构、性能和面积进行了对比分析并得出以下结论:结构设计上,基于TNoC的追踪调试结构由于采用了统一可配置的专用网络接口,并得益于TNoC的分布式特点和通用网络接口对跨时钟域通信的支持等,扩展性和复用性得到明显提升。性能方面,通过性能仿真分析得出TNoC方案具有更高的性能优势,能更好地满足多核并发调试需求。面积方面,基于TNoC方案与基于多缓存仲裁的方案相比节省了63%的缓存开销,虽然逻辑开销有所上升,但总体仍节省了约35%的面积开销,有明显的成本优势。
黎建华[2]（2018）在《混合型无线NoC系统建模与拓扑结构研究》文中进行了进一步梳理片上网络（Network-on-Chip,NoC）作为复杂片上系统（System-on-chip,SoC）的一种新兴的互连与通信架构,当其向更大规模和更复杂化方向发展时,平面多跳有线链路所带来的延时与能耗问题,严重限制了SoC性能的进一步提升,基于有线/无线混合互连的混合型无线NoC成为当前研究的主流思想。系统模型是研究混合型无线NoC性能的基础;同时,拓扑结构是混合型无线NoC设计的关键内容,对系统通信性能具有决定性作用。本文针对混合型无线NoC的系统模型和拓扑设计开展深入研究,重点解决了混合型无线NoC中片内无线通信系统的物理级与系统级模型建立问题,规则型通用拓扑设计中基于拥塞测度的热点链路自动探测与带宽动态分配机制,非规则型专用拓扑设计中的无线链路放置与信道分配、功耗-干扰协同优化及其低延时的MAC通信机制等关键问题,以指导混合型无线NoC性能评估与高性能拓扑设计。本文主要工作与创新点如下:针对混合型无线NoC中片内无线通信系统的模型建立问题,结合现有的相关研究基础,在物理级采用射线跟踪法,建立了基于多径信号传播的路径损耗与时延模型;同时在系统级采用统计分析法,建立了功耗与延时统计分析模型;之后以此为基础,建立系统级的功耗与延时统计分析模型。相关理论分析和仿真实验表明:（1）于硅衬底上集成毫米波天线对时,其信号主要为表面波和硅衬底引导的导波,随着通信间距的增大,导波信号可忽略;本文的路径损耗模型与现有的实测拟合出的路径损耗模型相比,对于高阻抗硅衬底,两者模型总体平均误差约为10.08%,尤其是当通信间距在530mm时,两者模型的平均误差仅为8.20%;同时,采用高阻抗硅衬底可降低路径损耗,相干带宽趋近于100GHz。（2）于硅衬底上集成THz/光频率天线对时,片内的信号传播主要通过真空封装面反射,将反射系数假设为-1的传统两径模型直接应用到片内时,会给路径损耗带来较大误差;减小真空封装的各封装面和氧化层的介电常数,有助于降低路径损耗并增大相干带宽。在流量特征未知的通用拓扑设计方面,针对通用的规则型拓扑无法根据流量模型于片内自适应调整的问题,提出了一种基于虚Torus的自适应的混合型无线NoC拓扑结构VT-AWiNoC,改善了混合型无线NoC的规则型通用拓扑的综合性能。该结构通过引入链路拥塞测度作为感知参数,基于此采用热点无线链路自动探测与带宽动态分配机制,并设计实现发送器动态分配的控制电路模块,以达到根据不同的通信流量模型,于片内自适应地调整拓扑结构及链路带宽的目的。实验结果表明,该自适应拓扑与其它混合型无线NoC相比,在随机流量模型下,网络平均延时降低了16.52%23.57%;在20%的热点流量模型下,包平均能耗节省了39.19%;以真实应用FFT作为基准测试,平均延时降低了17.20%21.68%,并节省23.49%的包平均能耗。在面向特定应用的非规则专用拓扑生成方面,针对功耗与干扰相互制约和无线资源受限的问题,提出了一种功耗-干扰协同优化PICO的非规则专用拓扑生成方法,通过频率重用提升了混合型无线NoC的性能增益。该方法通过分析影响功耗和网络干扰的潜在因素,在保证一定的信干噪比条件下,联合流量负载对混合型无线NoC的功耗和网络干扰进行协同优化。精确时钟级的仿真实验结果表明,对于小规模专用拓扑所取得的性能增益甚微,但对于较大规模的特定应用,通过频率重用,其性能增益较为明显;如对于12*12的基准测试FFT,与MOWI-E方法相比,PICO方法所生成的优化拓扑的饱和吞吐量可提高23.56%,其包平均能耗节省了7.61%。且IP核规模越大,性能增益越明显。针对非规则专用拓扑的MAC通信机制中,所存在的并行通信链路授权问题和无线令牌不可达问题,提出了一种基于两级无线令牌的集中式MAC机制,同时解决了频率可重用的非规则专用拓扑中的信道竞争和数据传输冲突问题。该集中式MAC机制通过放置信道集中控制器单元CCCU,用以维护外部令牌控制字的查找表,以广播授权方式解决信道竞争问题。以所生成的非规则专用拓扑为验证对象,对上述集中式MAC机制进行了系统级仿真实验。实验结果表明,对于8*8和12*12两种规模的FFT真实应用所对应的专用拓扑,与分布式MAC机制相比,采用集中式MAC机制时,拓扑的饱和吞吐量提高了6.14%12.58%,延时降低了8.45%12.76%。相比较而言,集中式MAC机制具有更小的令牌传递延时与返回周期,有助于改善拓扑的吞吐量与延时性能。
陈松涛[3]（2017）在《基于片上网络的SoC安全防护关键技术研究与设计》文中研究指明片上网络由于扩展性好、通信效率高、低功耗等优点,替代共享总线成为解决SoC规模扩展问题的通信结构。但是,基于片上网络的SoC主要面临着存储器非授权访问和拒绝服务攻击等安全威胁。为保证片上网络的安全存储和可用性,本文面向片上网络的访问控制机制和抗拒绝服务攻击展开研究,同时结合片上网络的架构特征和数据传输特点,设计并实现相应的安全机制,提高片上网络的安全防护能力。主要工作和研究成果如下:分析片上网络的安全存储需求,提出了基于访问控制和路径验证的双重认证机制。采用硬件实现的方式,设计了可动态配置的访问控制单元。访问控制单元嵌入在片上网络的网络接口处,验证访问请求的合法性。访问控制单元包括了数据处理模块、控制模块、权限列表和判定模块。权限列表存储了发起访问者的权限值,为了实现高速的权限查找,权限列表用三态内容可寻址存储器（TCAM）实现。路径验证采用互补路径编码方案。通过对访问请求数据包经过的路由方向进行编码来表示路径信息。目标节点对路径编码信息进行求补倒置,可以得出请求者的源地址,验证该源地址与数据包头上的对应信息是否一致,从而防止攻击者通过修改包头信息实施攻击。分析片上网络拒绝服务攻击的实施方式,设计了抵御多种拒绝服务攻击的安全路由器。拒绝服务攻击会使片上网络从正常可用状态变为拥塞状态或节点失效状态,拥塞和节点失效都可视为不可用状态。分析片上网络的状态转移,建立片上网络可用性模型,量化评估片上网络的可用性,探寻提高可用性的途径。在路由器的本地输入端口嵌入地址过滤模块和流量调节模块,过滤地址无效的数据包和调节功能单元向片上网络注入数据包的速率,从而抵御地址攻击和带宽占用攻击。在路由器的输出端口嵌入流量监视模块,以发现各输出端口的流量异常情况,检测路由表是否被恶意篡改。为了保证安全服务数据的传输,设计了相邻共享缓冲方案和优先级可选的仲裁器。用于安全服务的数据包在片上网络拥塞时也需要及时有效的传输。经过对多种方案的对比分析,采用与普通数据共享连接架构和通信资源的方式传输安全服务数据。对典型的循环优先级仲裁器进行修改,设计并实现优先级可选的仲裁器,把安全服务数据包设定为高优先级。为了平衡路由器各输入端口流量不均,提高路由器虚拟通道缓冲的利用率,设计了相邻共享缓冲方案。当输入端口的缓冲不够用时,可以从相邻的两个端口借用缓冲,从而在片上网络拥塞时也能使安全服务数据正常传输。搭建了系统级的仿真平台,对本文设计的安全机制进行功能验证和性能评估。实验结果表明,本文设计的片上网络安全机制,相比于原有方案,不仅提高了SoC的安全防护能力,而且具有较高的执行效率和较小的硬件资源开销。
袁源[4]（2017）在《NoC算法优化研究及其FPGA实现》文中研究表明随着VLSI （Very Large Scale Integration,超大规模集成电路）的密度不断提高,半导体工艺进入纳米时代,基于总线通信方式的SoC（System-on-chip,片上系统）已经不能满足日益增长的并行计算复杂度的设计需求。NoC （Network-on-chip,片上网络）是多核技术的关键,它不仅具有强大的并行处理能力和极易扩展的通信架构,并且能够有效的降低片上通信问题的复杂度。本文围绕NoC拓扑结构和路由算法展开研究,以NoC算法优化及系统的FPAG实现为主要目的,通过对现有NoC关键技术进行深入的研究,在具有较强扩展能力且易于实现的2D-Mesh拓扑结构的基础上,研究适用于FPGA实现并具有高吞吐率的NoC系统。本文主要工作如下:（1）针对2D-Mesh拓扑结构的不足,提出了基于2D-Mesh的层次化NoC拓扑结构,重新定义了数据包的传输格式,并设计出了相应的路由算法。基于Noxim仿真平台对改进后的NoC性能进行了仿真,仿真结果表明改进的NoC系统在保证系统时延的情况下吞吐率有了明显的提升。（2）基于改进的NoC算法,完成了路由器和算法部分的设计,在FPGA上实现了 16核的NoC系统,并最终在Altera Cyclone IV开发平台上完成了 NoC的功能测试。（3）设计了基于PC机的NoC网络数据通信控制软件,该软件能够实现NoC系统与外围设备的数据交互。搭建了软硬件平台,测试了 NoC系统的主要功能。
杨欣[5]（2016）在《NoC路由技术设计研究》文中进行了进一步梳理随着用户对集成电路在高性能和低功耗方面日益攀升的需求,传统单核微处理器已经遭遇发展瓶颈,在同一芯片内部集成多个计算核心的多核处理器因而成为微处理器主流发展趋势。对于多核处理器,各核心之间的通信方式成为制约系统性能表现的一个重要因素。传统总线通信方式已经逼近性能极限,具有高度可扩展性和低功耗优势的片上网络通信方式应运而生。如何提升片上网络通讯效率成为多核技术领域的热门研究方向。本文的研究目的即在于有效提升片上网络的通讯性能。论文主要的工作如下：一、设计和实现了NoC双路寻径路由算法。针对XY维序路由算法只搜索一条通讯路径的不足,提出双路寻径路思想,同时进行二条路径的寻径。论文对双路寻径路由算法的工作原理和应用场景进行了研究,分析了该路由算法的优缺点。最后在基于“包-电路交换”协议的NoC仿真平台上,比较了XY维序路由算法和双路寻径路由算法的性能表现,得出双路寻径路由算法在带宽利用率上有更好表现的结论,其中最大改善程度达34.8%。二、设计和实现了NoC多对多仲裁算法。针对XY维序路由算法同一周期只处理单个输入请求的缺陷,设计一种多对多仲裁算法,能够同一周期处理多路输入请求。论文分析了该技术的优缺点并提出改进方案。通过构造8*8网络设计对比实验,改变消息长度和路由节点作为源节点的概率,比较了带宽利用率和平均路径建立延迟的指标,实验结果表明,多对多仲裁算法能显着提升XY维序路由算法的性能,在带宽利用率和平均路径建立延迟方面的最大改善程度达到66.7%和69.7%。三、设计和实现了NoC多向检测路由算法。针对XY维序路由算法不能掌握相邻节点通讯状态的弊端,多向检测路由算法通过分析相邻节点的通讯状态判断选择空闲路径。论文分析了多向检测算法的工作原理、硬件实现和优缺点,并比较了多向检测路由算法和其它路由算法或技术的不同和联系。实验测试比较了多向检测路由算法和XY维序路由算法的性能指标,结果显示多向检测路由算法带宽利用率和平均包延时最大改善程度达到19.35%和16.37%。
翦杰[6]（2013）在《新一代高速互连网络容错技术研究》文中研究指明在高性能计算机系统的研制中，多核处理器速度的不断提升使得处理器间数据传输的瓶颈问题越来越突出。高频传输技术可以带来传输性能的提升，但也减小了部件级固有可靠性；同时，高性能计算机系统规模的不断扩大、系统高速互连网络组成部件的不断增加，使得系统级固有可靠性进一步降低，采用高效简洁的容错技术提升系统的可用性成为当前高速互连网络研究的重要课题。自成功研制TH-1A高性能计算机系统互连网络之后，课题组针对高性能系统的进一步研制需求和国内外发展趋势，研究了新一代高速互连网络的多项关键技术。基于以上背景，本文重点研究了高速互连网络容错技术，主要工作如下：1、以当前主流的高性能计算机系统为实例，对互连网络的拓扑结构、路由算法、流控策略等技术进行了分析，总结了这些系统中所采用的相关容错技术。2、面向新一代高速互连网络的路由器设计，提出了一种可支持自适应路由策略的微体系结构设计，具有支持多种拓扑结构与路由算法的特点。3、面向新一代高速互连网络的网络结构设计，以3D-Torus和全相连网络混合互连的高维互连网络拓扑结构为目标，提出了基于通道排序和基于逃离通道的两种自适应容错路由算法。4、分析了InfiniBand网络管理协议，对新一代高速互连网络实现拓扑发现、路由计算、路径分发的相关算法和网络管理协议进行了研究。5、以OMNeT++平台为基础，实现了相应的路由器结构、互连网络拓扑结构、容错路由算法以及子网管理协议，对系统进行行为级仿真和性能评价。
王琦,王昱[7]（2012）在《带缓冲的Spacewire路由器开关研究与设计》文中进行了进一步梳理目的分析部分Spacewire路由器的交换开关中可能存在数据传输的"刹车"问题所引起的传输数据丢失,并提出一种解决方案。方法带缓冲的虫孔路由技术（BWR）。结果分析发现"刹车"问题导致的传输数据包丢失的原因,并提出利用带缓冲的虫孔路由技术构建Spacewire路由器开关的解决方案。结论使用带缓冲的虫孔路由技术构建的Spacewire路由器开关可以解决数据传输中的"刹车"问题。
弋大禄,于立新,飞海东,王兴友[8]（2012）在《高速SpaceWire路由开关设计》文中认为SpaceWire总线是欧空局2003年推出的一种高速、点对点、全双工的串行总线协议。自提出以来,SpaceWire以其在错误检测、异常处理、故障保护和故障恢复及时间确定性方面所表现出来的良好特性被广泛应用于航天领域。目前,SpaceWire技术在Mars Express、Rosetta Spacecraft和Smart-1等多个空间任务中都得到了成功应用。本文提出了一种8端口高速SpaceWire路由开关的设计,该路由开关的数据传送率可达到200Mb/s。
封琪,杜慧敏[9]（2012）在《一种片上网络虚通道路由节点仿真模型》文中研究说明针对于片上网络的设计与仿真,基于虚通道技术以及OPNET的建模特点,提出一种可配置的基于OP-NET的虚通道交换模型,可以快速实现建模与仿真。采取虚通道模型建模了4×4的Mesh片上互联结构。仿真结果表明,与传统的星型M/M/1服务模型相比,虚通道路由器具有良好的流控机制,在归一化吞吐量、系统时延以及系统丢包数目上具有明显的优势。
曹亚菲,王大伟,李思昆[10]（2010）在《基于虫孔交换的NoC映射和通讯参数自动化设计方法研究》文中研究表明NoC映射和通讯参数设计是NoC设计过程中非常重要的部分,其结果直接影响NoC的性能、面积和功耗。本文将NoC映射问题和通讯参数设计问题统一考虑,首先对NoC映射问题进行了形式化定义,然后提出了基于虫孔交换的NoC延迟性能分析方法,根据应用的通讯延迟约束,将应用模型映射到NoC拓扑结构上,并自动设计出NoC通讯参数。实验表明,本文所提出的延迟性能分析方法比以往方法精确7%～13%,映射结果和通讯参数设计更优。
二、BWR——带缓冲的虫孔路由技术（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、BWR——带缓冲的虫孔路由技术（论文提纲范文）
（1）基于TNoC的追踪调试系统在基带芯片中的应用（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 SoC硅后调试需求 |
| 1.2 硅后片上调试的挑战 |
| 1.3 国内外研究现状 |
| 1.3.1 NoC技术研究现状 |
| 1.3.2 调试技术研究现状 |
| 1.4 研究内容及意义 |
| 1.5 研究意义 |
| 1.6 论文组织结构 |
| 第二章 SoC硅后调试及NoC技术 |
| 2.1 硬件调试技术 |
| 2.1.1 硅前验证技术 |
| 2.1.2 硅后调试技术 |
| 2.2 NoC技术 |
| 2.2.1 NoC基本组件 |
| 2.2.2 拓扑结构及路由算法 |
| 2.2.3 包交换和缓冲策略 |
| 2.2.4 流量控制及服务质量 |
| 2.3 多缓存追踪调试系统 |
| 2.3.1 基于多缓存端口仲裁的追踪调试系统 |
| 2.3.2 基于复用NoC的追踪调试系统 |
| 2.4 小结 |
| 第三章 TNoC结构及原理 |
| 3.1 TNoC组件 |
| 3.1.1 TNoC通用网络接口GNI |
| 3.1.2 TNoC源端专用网络接口 |
| 3.1.3 TNoC目的端专用网络接口 |
| 3.1.4 TNoC路由器 |
| 3.2 TNoC数据链路 |
| 3.2.1 SRAM接口 |
| 3.2.2 IFL接口协议 |
| 3.3 TNoC消息格式 |
| 3.3.1 TNoC包头格式 |
| 3.3.2 TNoC追踪数据包格式 |
| 3.4 小结 |
| 第四章 TNoC在追踪调试系统中的应用 |
| 4.1 MPSoC基带芯片简介 |
| 4.2 TNoC在基带MPSoC中的应用 |
| 4.2.1 TNoC在基带芯片中的结构 |
| 4.2.2 软件和硬件追踪 |
| 4.2.3 TNoC设计参数 |
| 4.2.4 寄存器访问 |
| 4.3 TNoC性能仿真分析 |
| 4.3.1 性能优化流程 |
| 4.3.2 TNoC性能仿真环境 |
| 4.3.3 TNoC性能仿真分析 |
| 4.4 监视器 |
| 4.4.1 追踪信号选择 |
| 4.4.2 监视器结构 |
| 4.5 追踪数据分类处理模块 |
| 4.5.1 追踪数据过滤和分类 |
| 4.5.2 MBT仲裁器 |
| 4.5.3 MBT存储转发模块 |
| 4.6 追踪数据压缩 |
| 4.6.2 压缩模块结构及原理 |
| 4.6.3 压缩性能 |
| 4.7 小结 |
| 第五章 仿真分析和对比 |
| 5.1 不同调试系统结构对比 |
| 5.2 TNoC验证环境 |
| 5.3 带宽分析 |
| 5.4 面积对比分析 |
| 5.5 小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）混合型无线NoC系统建模与拓扑结构研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 片上网络及其面临的问题 |
| 1.2 混合型无线NoC的提出及其优势所在 |
| 1.3 混合型无线NoC所研究的关键问题 |
| 1.4 相关问题的国内外研究现状 |
| 1.4.1 无线NoC系统建模的研究现状 |
| 1.4.2 无线NoC拓扑结构的研究现状 |
| 1.5 论文的主要研究内容和贡献 |
| 1.6 论文的组织结构 |
| 第二章 混合型无线NoC系统建模 |
| 2.1 混合型无线NoC系统模型的建立方法 |
| 2.2 基于多径传播的物理级信道传播模型 |
| 2.2.1 混合型无线NoC的片上天线及无线信号传播路径 |
| 2.2.2 片内无线信道的多径模型 |
| 2.2.3 基于笛卡尔坐标的反射系数与透射系数表示 |
| 2.2.4 片内无线传播信道的路径损耗模型 |
| 2.2.5 时延扩展和相干带宽 |
| 2.3 无线多径传播信道模型的仿真分析与讨论 |
| 2.3.1 透射系数和反射系数系统与天线间距的关系 |
| 2.3.2 路径损耗与通信距离、天线高度和频率的关系 |
| 2.3.3 时延扩展和相干带宽分析 |
| 2.4 混合型无线NoC的系统级统计分析模型 |
| 2.4.1 系统级延时统计分析模型 |
| 2.4.2 系统级功耗统计分析模型 |
| 2.5 混合型无线NoC系统级仿真环境设计 |
| 2.5.1 基于Noxim的混合型无线NoC的仿真平台构成 |
| 2.5.2 有线/无线路由节点的结构设计 |
| 2.5.3 无线收发器结构设计 |
| 2.5.4 数据包微片格式设计 |
| 2.6 本章小结 |
| 第三章 自适应的混合型无线NoC规则型通用拓扑结构 |
| 3.1 相关研究工作及问题提出 |
| 3.2 自适应的混合型无线NoC拓扑结构 |
| 3.2.1 自适应拓扑的构建规则 |
| 3.2.2 无线路由器与发送器的互连结构 |
| 3.3 自适应拓扑的拥塞测度与链路带宽动态分配机制 |
| 3.3.1 改进的拥塞测度方法 |
| 3.3.2 链路带宽动态分配机制 |
| 3.4 自适应混合型无线NoC的通信机制 |
| 3.4.1 基于拥塞控制因子的路由算法设计 |
| 3.4.2 死锁问题分析与避免 |
| 3.5 拓扑性能仿真与分析 |
| 3.5.1 仿真实验环境及参数设置 |
| 3.5.2 拓扑吞吐量分析 |
| 3.5.3 拓扑延时分析 |
| 3.5.4 拓扑能耗分析 |
| 3.5.5 成本开销分析 |
| 3.6 本章小结 |
| 第四章 基于功耗-干扰协同优化的非规则专用拓扑生成方法 |
| 4.1 相关研究工作及问题提出 |
| 4.2 系统模型描述 |
| 4.2.1 混合型无线NoC的非规则拓扑与路由器结构 |
| 4.2.2 系统模型 |
| 4.2.3 功耗分析与干扰分析模型 |
| 4.3 功耗-干扰协同优化的专用拓扑生成方法 |
| 4.3.1 优化目标与约束条件设定 |
| 4.3.2 基于AMOSA的的功耗-干扰协同优化 |
| 4.3.3 非规则拓扑的路由策略与死锁分析 |
| 4.4 实验结果与性能分析 |
| 4.4.1 仿真实验环境及参数设置 |
| 4.4.2 拓扑吞吐量分析 |
| 4.4.4 拓扑能耗分析 |
| 4.4.3 拓扑带宽分析 |
| 4.5 本章小结 |
| 第五章 面向非规则专用拓扑的MAC通信机制 |
| 5.1 相关研究工作及问题提出 |
| 5.2 分布式MAC通信机制 |
| 5.2.1 传输范围与干扰范围的确定 |
| 5.2.2 基于令牌环网的分布式MAC通信机制 |
| 5.2.3 分布式MAC通信机制的延时模型 |
| 5.3 集中式MAC通信机制 |
| 5.3.1 基于两级无线令牌的集中式MAC通信机制 |
| 5.3.2 外部令牌控制字的查找表构建算法 |
| 5.4 实验结果与性能分析 |
| 5.4.1 实验环境 |
| 5.4.2 MAC通信机制的延时分析 |
| 5.4.3 拓扑吞吐量分析 |
| 5.4.4 拓扑延时分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 进一步的研究工作 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
（3）基于片上网络的SoC安全防护关键技术研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 研究内容与创新点 |
| 1.3.1 研究内容 |
| 1.3.2 主要创新点 |
| 1.4 论文结构安排 |
| 第二章 片上网络安全威胁及安全机制分析 |
| 2.1 片上网络 |
| 2.1.1 片上网络结构 |
| 2.1.2 拓扑结构 |
| 2.1.3 流控机制 |
| 2.1.4 路由算法 |
| 2.2 OCP协议 |
| 2.3 片上网络安全威胁分析 |
| 2.3.1 安全威胁分类 |
| 2.3.2 存储器非法访问 |
| 2.3.3 拒绝服务攻击 |
| 2.4 片上网络安全机制分析 |
| 2.4.1 访问控制机制分析 |
| 2.4.2 抗拒绝服务攻击分析 |
| 2.5 本章小结 |
| 第三章 面向安全存储的片上网络访问控制研究与设计 |
| 3.1 片上网络访问控制机制研究 |
| 3.2 访问控制单元设计与实现 |
| 3.2.1 访问控制系统级设计 |
| 3.2.2 访问控制单元设计与实现 |
| 3.2.3 访问控制工作流程 |
| 3.2.4 非法访问监视探针设计与实现 |
| 3.3 路径验证 |
| 3.3.1 互补路径编码方案设计 |
| 3.3.2 路径编码优化 |
| 3.4 访问控制单元实时配置 |
| 3.4.1 安全管理单元 |
| 3.4.2 可配置访问控制单元设计 |
| 3.4.3 实时配置安全性分析 |
| 3.5 本章小结 |
| 第四章 面向可用性的片上网络抗拒绝服务攻击研究与设计 |
| 4.1 片上网络可用性研究 |
| 4.1.1 片上网络状态转移 |
| 4.1.2 片上网络可用性模型 |
| 4.2 抗拒绝服务攻击的安全路由器研究与设计 |
| 4.2.1 拒绝服务攻击树 |
| 4.2.2 安全路由器结构设计 |
| 4.2.3 安全子模块设计 |
| 4.3 安全服务数据包传输保证机制研究与设计 |
| 4.3.1 安全服务数据包传输方案研究 |
| 4.3.2 相邻共享缓冲方案设计 |
| 4.3.3 优先级可选的仲裁器设计 |
| 4.4 本章小结 |
| 第五章 系统级验证测试与性能评估 |
| 5.1 仿真平台构建 |
| 5.2 访问控制单元测试验证及性能评估 |
| 5.2.1 攻击防护能力验证及安全性评估 |
| 5.2.2 性能评估 |
| 5.2.3 硬件资源开销 |
| 5.3 抗DoS攻击的安全路由器测试验证与性能评估 |
| 5.3.1 功能验证和安全性评估 |
| 5.3.2 性能评估 |
| 5.3.3 硬件资源开销 |
| 5.4 相邻共享缓冲方案性能评估 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简历 |
（4）NoC算法优化研究及其FPGA实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 NoC优势及特点 |
| 1.1.2 NoC设计面临的挑战 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 课题研究目标与研究内容 |
| 第二章 NoC关键技术研究 |
| 2.1 NoC基础 |
| 2.2 NoC拓扑结构 |
| 2.3 NoC设计基础 |
| 2.3.1 NoC拓扑结构的选择 |
| 2.3.2 NoC交换机制的选择 |
| 2.4 NoC路由算法 |
| 2.4.1 NoC路由算法的特点及分类 |
| 2.4.2 无关路由算法 |
| 2.4.3 自适应路由算法 |
| 2.4.4 无关路由算法和自适应路由算法相结合的路由算法 |
| 2.5 NoC路由算法设计的关键问题 |
| 2.5.1 死锁和活锁的概念 |
| 2.5.2 避免死锁和活锁的设计方法 |
| 2.6 NoC性能参数 |
| 2.7 本章小结 |
| 第三章 基于2D-Mesh的NoC算法优化研究与仿真 |
| 3.1 基于2D-Mesh的NoC路由算法分析 |
| 3.2 基于2D-Mesh的层次化NoC拓扑结构 |
| 3.3 改进的基于2D-Mesh的层次化NoC拓扑结构 |
| 3.4 改进的NoC路由算法 |
| 3.4.1 改进的数据包结构 |
| 3.4.2 改进的路由算法 |
| 3.4.3 改进算法的性能分析 |
| 3.5 NoC仿真平台 |
| 3.5.1 Noxim仿真软件 |
| 3.5.2 仿真参数设置 |
| 3.6 仿真结果分析 |
| 3.6.1 NoC路由算法评价指标 |
| 3.6.2 仿真结果分析 |
| 3.7 本章小结 |
| 第四章 基于FPGA的NoC硬件设计与实现 |
| 4.1 NoC设计基础 |
| 4.2 NoC硬件实现设计原理 |
| 4.3 基于FPGA的NoC关键模块设计 |
| 4.3.1 Wishbone总线系统 |
| 4.3.2 软核模块 |
| 4.3.3 SDRAM控制器模块 |
| 4.4 改进算法的路由器及路由算法设计与实现 |
| 4.5 本章小结 |
| 第五章 系统测试与分析 |
| 5.1 系统测试设计 |
| 5.2 测试系统搭建 |
| 5.2.1 上位机软件设计 |
| 5.2.2 以太网设计 |
| 5.3 系统测试结果分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 不足与展望 |
| 参考文献 |
| 致谢 |
| 作者攻读学位期间发表的学术论文 |
（5）NoC路由技术设计研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文研究目标和主要结构 |
| 1.3.1 研究目标 |
| 1.3.2 论文主要结构 |
| 第二章 NoC基本结构设计 |
| 2.1 NoC概述 |
| 2.2 NoC拓扑结构 |
| 2.2.1 规则拓扑结构 |
| 2.2.2 非规则拓扑结构 |
| 2.3 NoC通信协议设计 |
| 2.4 NoC交换机制 |
| 2.5 NoC路由算法分类 |
| 2.6 基于“包-电路交换”的单节点路由器设计 |
| 2.6.1 路由器功能和机构描述 |
| 2.6.2 单节点的模块化设计 |
| 2.6.3 “包-电路交换”传输协议时序分析 |
| 2.7 本章小结 |
| 第三章 基于“包-电路交换”的NoC双路寻径路由算法 |
| 3.1 XY路由算法 |
| 3.1.1 XY路由算法的工作原理 |
| 3.1.2 XY路由算法的优缺点 |
| 3.2 双路寻径路由算法 |
| 3.2.1 双路寻径路由算法的工作原理 |
| 3.2.2 双路寻径路由算法的硬件实现 |
| 3.2.3 双路寻径路由算法的优缺点 |
| 3.3 实验 |
| 3.3.1 NoC路由算法性能指标 |
| 3.3.2 双路寻径路由算法和XY路由算法的实验对比 |
| 3.4 本章小结 |
| 第四章 NoC多对多仲裁算法与多向检测路由算法 |
| 4.1 多对多仲裁算法 |
| 4.1.1 多对多仲裁算法的设计背景 |
| 4.1.2 多对多仲裁算法的工作原理 |
| 4.1.3 多对多仲裁算法的优缺点 |
| 4.2 多向检测路由算法 |
| 4.2.1 多向检测路由算法的设计背景 |
| 4.2.2 多向检测路由算法的工作原理 |
| 4.2.3 多向检测路由算法的硬件实现 |
| 4.2.4 多向检测路由算法和其它路由算法的联系 |
| 4.3 不同路由算法和技术之间的结合与比较 |
| 4.4 NoC路由算法和技术实验分析 |
| 4.4.1 不同路由算法带宽利用率实验结果 |
| 4.4.2 不同路由算法平均建立延迟实验结果 |
| 4.4.3 不同路由算法实验指标对比和分析 |
| 4.5 不同路由算法资源消耗对比和分析 |
| 4.6 本章小结 |
| 第五章 基于“包-电路交换”的NoC优化技术 |
| 5.1 NoC节点分布优化 |
| 5.1.1 NoC节点分布优化原理 |
| 5.1.2 NoC节点分布优化实验 |
| 5.2 3D NoC路由算法研究 |
| 5.2.1 3D NoC路由算法背景和性能指标 |
| 5.2.2 3D NoC路由算法实验 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（6）新一代高速互连网络容错技术研究（论文提纲范文）
| 目录 |
| 表目录 |
| 图目录 |
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.1.1 高性能计算领域竞争激烈 |
| 1.1.2 互连网络是高性能计算机研制的关键 |
| 1.1.3 容错是提高互连网络可靠性的最优途径 |
| 1.1.4 互连网络容错性的决定因素 |
| 1.1.5 互连网络管理技术 |
| 1.2 本文研究内容、意义和主要贡献 |
| 1.3 论文组织结构 |
| 第二章 互连网络相关研究 |
| 2.1 拓扑结构 |
| 2.1.1 Mesh 和 Torus 网络 |
| 2.1.2 树形网络 |
| 2.1.3 全相连网络 |
| 2.2 流控策略和死锁 |
| 2.2.1 流控策略 |
| 2.2.2 相关、死锁与活锁 |
| 2.3 路由与容错 |
| 2.3.1 路由算法 |
| 2.3.2 容错思想 |
| 2.4 典型互连网络 |
| 2.4.1 K-Computer 互连网络 |
| 2.4.2 Blue Gene/Q 互连网络 |
| 2.4.3 TH-1A 互连网络 |
| 2.5 本章小结 |
| 第三章 高阶路由器分布式自适应路由设计 |
| 3.1 利用高阶路由器支持互连网络容错 |
| 3.1.1 路由器结构发展趋势 |
| 3.1.2 高阶路由器结构特点 |
| 3.1.3 高阶路由器对互连网络的容错支持 |
| 3.2 分布式自适应路由设计 |
| 3.2.1 分布式路由基本原理 |
| 3.2.2 基于 HNR 的自适应路由 |
| 3.2.3 多级路由原理与实现 |
| 3.3 高阶路由器交换结构的实现 |
| 3.3.1 基于 TILE 的总体交换结构 |
| 3.3.2 基于 DAMQ 机制的 TILE 实现 |
| 3.3.3 多 VC 仲裁策略 |
| 3.4 本章小结 |
| 第四章 高维混合拓扑结构容错路由算法研究 |
| 4.1 互连网络混合拓扑结构设计 |
| 4.2 规则网络的主流容错路由算法 |
| 4.2.1 平面自适应容错路由算法 |
| 4.2.2 基于转弯模型的容错路由算法 |
| 4.2.3 基于错误域的容错路由算法 |
| 4.2.4 主流容错路由算法总结与比较 |
| 4.3 混合拓扑结构容错路由算法 |
| 4.3.1 全相连网络基于通道排序的容错路由算法 |
| 4.3.2 全相连网络基于逃逸通道的容错路由算法 |
| 4.3.3 高维混合网络的容错路由算法 |
| 4.4 基于 OMNeT++的模拟器实现 |
| 4.4.1 网络结点设计原理 |
| 4.4.2 全相连网络容错路由算法性能模拟 |
| 4.5 本章小结 |
| 第五章 网络管理的设计与实现 |
| 5.1 InfiniBand 网络管理介绍 |
| 5.2 拓扑发现 |
| 5.2.1 拓扑发现探测流程 |
| 5.2.2 拓扑改变的探测与实现 |
| 5.3 路由计算与路径分发 |
| 5.3.1 支持分布式自适应路由的报文头设计 |
| 5.3.2 路由表计算 |
| 5.3.3 路由查表 |
| 5.3.4 路径分发 |
| 5.4 性能模拟与分析 |
| 5.4.1 拓扑发现模拟与分析 |
| 5.4.2 路由计算和路径分发模拟与分析 |
| 5.5 本章小结 |
| 第六章 结束语 |
| 6.1 研究工作总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
（7）带缓冲的Spacewire路由器开关研究与设计（论文提纲范文）
| 1 Spacewire路由器分析 |
| 1.1 Spacewire协议简述 |
| 1.2 Spacewire路由器结构 |
| 1.3 虫孔路由器中的“刹车”问题 |
| 2 基于BWR的Spacewire路由开关设计 |
| 2.1 设计思路 |
| 2.2 实现方法 |
| 2.3 仿真结果 |
| 3 结 语 |
（8）高速SpaceWire路由开关设计（论文提纲范文）
| 0 引言 |
| 1 SpaceWire标准 |
| 2 SpaceWire路由器 |
| 3 SpaceWire路由开关设计 |
| 3.1 SpaceWire路由开关 |
| 3.2 SpaceWire路由开关硬件结构 |
| 3.3 SpaceWire路由开关调度算法 |
| 4 仿真结果 |
| 5 结束语 |
（10）基于虫孔交换的NoC映射和通讯参数自动化设计方法研究（论文提纲范文）
| 1 引言 |
| 2 相关研究 |
| 3 问题定义 |
| 4 基于虫孔交换技术的延迟性能分析方法 |
| 5 NoC映射和通讯参数设计方法 |
| 6 实验 |
| 7 结束语 |
四、BWR——带缓冲的虫孔路由技术（论文参考文献）
- [1]基于TNoC的追踪调试系统在基带芯片中的应用[D]. 高浩雄. 西安电子科技大学, 2018(02)
- [2]混合型无线NoC系统建模与拓扑结构研究[D]. 黎建华. 南京航空航天大学, 2018
- [3]基于片上网络的SoC安全防护关键技术研究与设计[D]. 陈松涛. 解放军信息工程大学, 2017(06)
- [4]NoC算法优化研究及其FPGA实现[D]. 袁源. 北京邮电大学, 2017(03)
- [5]NoC路由技术设计研究[D]. 杨欣. 合肥工业大学, 2016(03)
- [6]新一代高速互连网络容错技术研究[D]. 翦杰. 国防科学技术大学, 2013(11)
- [7]带缓冲的Spacewire路由器开关研究与设计[J]. 王琦,王昱. 西北大学学报(自然科学版), 2012(03)
- [8]高速SpaceWire路由开关设计[J]. 弋大禄,于立新,飞海东,王兴友. 机电产品开发与创新, 2012(01)
- [9]一种片上网络虚通道路由节点仿真模型[J]. 封琪,杜慧敏. 西安邮电学院学报, 2012(01)
- [10]基于虫孔交换的NoC映射和通讯参数自动化设计方法研究[J]. 曹亚菲,王大伟,李思昆. 计算机工程与科学, 2010(11)