一、CMOS OTA电路的统计优化设计（论文文献综述）
秦宇[1]（2021）在《温湿氧多功能传感器的读出电路设计》文中研究指明物联网的发展迫切需要集成化、多功能化、智能化的传感器。温度、湿度、氧气传感器广泛应用于智能家居、户外运动、工业矿井等场景,这三种传感器目前多以分立器件的形式出现,对于三种传感器的集成鲜有研究。论文在介绍温、湿、氧分立传感器及其读出电路相关机理的基础上,设计了温湿氧多功能传感器低功耗读出电路,该电路主要包括带隙基准电路、低压差线性稳压器、传感器预处理电路和开关电容放大器四个模块。采用预处理电路将三种环境信号转化为合适范围的电压值、再分时复用同一开关电容放大器输出最终结果的架构,降低了读出电路的总功耗。基于SMIC 0.13μm工艺进行电路设计和仿真验证。主要研究内容如下:（1）电源管理模块。设计了电流模式的带隙基准电路,温度系数为8.75ppm/℃,静态电流为31.8μA,产生了稳定的温度信号和基准;设计了带缓冲级的LDO电路,PSR为-61.16dB,静态电流为34.77μA,产生了稳定的1.2V电压。（2）传感器预处理电路。设计的温度传感器预处理电路在-40～60℃范围内输出521.4～678.4mV电压;氧气传感器预处理电路在5%～30%浓度范围内的输出为521.23～679.96mV电压。（3）开关电容放大器。环形放大器具有输出摆幅轨到轨、内部功耗与负载无关、性能随工艺微缩提高等优点。所设计的可变偏置伪差分环形放大器,实现了单端输入差分输出,输出摆幅提高到2.4V,环路增益为92dB,静态电流为41.08μA。（4）整体电路仿真。温度传感器输出范围为-937.4～940.7mV,灵敏度为18.79mV/℃,线性度为99.91%,精度为0.09℃;湿度传感器输出范围为-1.081～1.081V,灵敏度为 27.03mV/（%RH）,线性度为 99.99%,精度为 0.01%RH;氧气传感器输出范围为-949.5～951.6mV,灵敏度为76.03mV/（v/v%）,线性度为99.94%,精度为0.018%。整体电路在20KHz开关频率下正常工作,静态电流为132μA。仿真结果表明所设计的电路实现了预定的功能,达到了设计指标。
翁浩然[2]（2021）在《生物医学信号处理用可重构噪声整形SAR ADC》文中指出由于电子通信技术的迅速发展,医疗服务也在逐渐实现远程化、平台化。生物医学信号作为医生远程观察病人的唯一渠道,对生物医学信号采集系统的设计提出了高要求。ADC作为生物医学信号采集系统中的核心,使用高精度的ADC可以降低对模拟前端的性能需求,获得更高的能量效率。噪声整形SAR ADC结合△-ΣADC和SAR ADC的优势,具有较高精度、简单实现、较低功耗等优点,适合于便携式生物医学信号采集应用。由于无源开关电容积分器具有增益误差和相位误差,因此传统无源噪声整形SAR ADC的整形能力较弱。在无源噪声整形的基础上,融合低增益OTA和正反馈电路,所设计的新型噪声整形模块相比传统结构,仅增加少量功耗便能基本消除无源噪声整形模块的增益、相位误差。本设计基于180 nm CMOS工艺,该有源无源混合噪声整形模块配合10位SAR ADC实现了当带宽为10 KHz,采样率为320 KHz,功耗仅109μW时,有效位数为15.6位,优值为175.1 d B。并且在-40℃到85℃、不同工艺角下有效位数均能超过15位。并对该ADC进行了可重构设计,高精度模式下噪声整形模块开启,SAR ADC为10位;低功耗模式下噪声整形模块关闭,SAR ADC重配置为8位,采样频率降低至20 KHz,此时功耗仅为0.24μW,在27℃、tt工艺角下有效位数为7.8位,优值为151.4 d B。在-40℃到85℃、不同工艺角下有效位数超过7.5位。
梁志明[3]（2020）在《用于植入式脑电记录的低噪声高输入阻抗模拟前端芯片的研究与设计》文中认为随着信息科学、微电子学、神经生理学以及医疗电子技术等诸多学科的交叉与融合,以医疗监测为目的生物电信号记录技术的研究已形成一个新的研究领域。在癫痫等脑神经疾病的手术治疗过程中,颅内电极脑电记录对癫痫病灶的精确定位有着非常重要的作用。进行颅内脑电信号无创口长时间脑电记录,提高病灶定位的精确度,可以大大降低术后感染的风险和降低手术治疗对脑组织的损伤,对现有的临床工作有非常大的意义。因此,植入式多通道脑电记录系统的研制在癫痫诊疗应用中有着非常迫切的需求。脑电信号幅度小、源阻抗高,实现高频神经放电脉冲的捕捉,对脑电信号记录模拟前端芯片的低噪声以及高输入阻抗范围的宽带化设计提出了更高的要求。另外,通过记录电极所引入的直流失调、工频等干扰会严重影响脑电信号的记录质量,对模拟前端芯片的信号调理能力带来了较大的挑战。本文从医疗诊断应用出发介绍了脑电信号的产生机理及其电特性,分析了脑电信号的电极传感模型以及影响脑电信号完整性的干扰因素,重点研究脑电信号调理模拟前端芯片低噪声、低功耗、高输入阻抗以及抗干扰技术,实现脑电信号记录模拟前端芯片整体性能的有效提高。为了深入了解电路中各功能模块以及元件参数和模拟前端斩波放大器各性能指标的关系,指导芯片设计过程的参数选择范围及调整方向,基于谐波传递矩阵（HTM）分析方法,分析两级闭环斩波放大器的系统传递特性,得到两级闭环斩波放大器的频率补偿方法,并在两级闭环斩波放大器参数设计的经验基础上,定量分析补偿特性。提出了一种全集成的新型低噪声、低功耗、高输入阻抗的前端电路架构,由低噪声高输入阻抗斩波仪表放大器、低通滤波器、可编程增益放大器以及通道选择开关等组成。其中,为了满足高输入阻抗范围宽带化的应用需求,提出了一种三OTA两级闭环斩波仪表放大器结构,使前端放大器具有较高的原始输入阻抗,在此基础上引入负阻抗补偿阻抗提升电路,使放大器的输入阻抗达到了较高的水平,并且具有高输入阻抗宽带化的效果;针对脑电记录过程中共模干扰抑制的高性能要求,设计了共模反馈（CMFB）环路,使放大器具有较高的共模抑制比（CMRR）以及输入共模摆幅容忍度;为抑制记录电极极化所产生的直流失调,设计了直流伺服环路（DSL）,在直流伺服环路中设计了一种新型的4阶段开关电容积分器,使用小容量片上电容实现了较大的积分时间常数,从而使斩波仪表放大器的高通截止频率延伸到了1Hz以下,并在积分OTA上采用全差分斩波放大结构抑制环路闪烁噪声;在闭环斩波结构的线性放大级中引入了微分型反馈环路,同时实现斩波仪表放大器的频率补偿以及纹波抑制。基于0.18μm CMOS工艺,针对设计的模拟前端芯片进行了两次流片验证。第一次芯片结构是三OTA两级闭环斩波仪表放大器的24通道模拟前端;第二次流片在第一次流片的基础上,为了进一步提高模拟前端芯片的输入阻抗,引入了负阻抗补偿阻抗提升技术。芯片测试结果显示,未引入负阻抗补偿前斩波放大器本身具有280MΩ的较高输入阻抗,引入补偿后提升到了5.7GΩ,并且在100Hz频率处仍然可以达到4.6GΩ,1GΩ输入阻抗的信号带宽为300Hz,达到或超过目前文献报道的最高水平。该放大器结构具有较好的共模及电源抑制特性,在50Hz交流工频处CMRR为98d B,PSRR为83d B。最大输入共模电压容忍度≥320m Vpp,最大输入直流失调容忍范围大于±150m V。模拟前端的-3d B带宽为0.6Hz-5.4k Hz,增益从39.8-52.9d B可编程,中频带等效输入噪声谱密度为125n V/rt Hz,在0.5Hz-1k Hz积分带宽内的等效输入噪声为4.1μVrms。所实现的脑电信号记录模拟前端的单通道功耗为1.8μW,所得到的噪声效率因子为5.3,电路各项指标均满足设计要求,通过可编程放大器增益的配置,可以满足不同电极以及植入部位的应用需求。为了验证所设计芯片在生物电信号记录方面的性能,在没有使用右腿驱动电路的情况下,基于三电极导联法进行了心电放大测试,通过示波器,在带限设置下测量所设计前端芯片的输出波形,得到较为清晰的心跳脉冲节律。进一步证明了本文所设计模拟前端电路在输入阻抗以及共模抑制特性方面的良好性能,为后期植入动物试验打下了良好的基础。
陈笑[4]（2020）在《低电压低功耗Σ-Δ调制器关键技术研究》文中指出作为电子系统中重要的接口模块,模数转换器（Analog-to-Digital Converter,ADC）被应用于各类电子设备之中。随着半导体制造工艺和集成电路设计技术的不断进步,针对数字集成电路的协同设计需求和生物医疗、音频电子设备以及能量采集系统等应用场景,低电压低功耗ADC逐渐成为学术界和工业界的研究热点之一。因此,对低电压低功耗ADC主要类型之一的Σ-Δ调制器进行研究,具有十分重要且深远的意义。本文作者以低电压低功耗Σ-Δ调制器为研究对象,对其工作原理和低功耗设计技术进行深入研究和探讨。本文主要内容及创新点如下:（1）三阶CIFF（Cascade of Integrators Feedforward）结构1位Σ-Δ调制器的行为级建模。本文首先根据调制器的性能设计要求,确定调制器的阶数为3、量化位数为1。调制器选择具有低信号输出摆幅的CIFF结构进行设计,以确保能够较好地在低电压环境下（0.9V）工作。设计电路之前,在MATLAB/Simulink环境下搭建了调制器所对应的系统级模型,并进行了行为级仿真工作。在仿真过程中,着重对时钟抖动、积分器噪声、放大器以及量化器的非理想特性这几种因素进行分析和建模,研究它们对调制器性能的影响。行为级仿真结果显示,所设计调制器模型的信噪比（Signal to Noise Ratio,SNR）为89.0d B,信噪失真比（Signal to Noise&Distortion Ratio,SNDR）为88.2d B,满足设计要求,并为后续的电路级设计工作留下了一定的性能裕量。（2）三阶CIFF结构1位Σ-Δ调制器的电路级设计。基于行为级模型,本文在0.9V的电源电压下使用40nm CMOS工艺完成了三阶CIFF结构1位Σ-Δ调制器的电路级设计工作。调制器中对第一级积分器电路的结构进行改进,使得积分器在不同的时钟相位接收来自调制器输入端和反馈数模转换器（Digital-to-Analog Converter,DAC）的信号,从而降低采样电容失配和采样支路中的开关噪声对调制器性能的影响。此外,调制器使用栅压自举开关以提升采样信号的线性度,并使用下极板采样技术避免采样开关注入电荷的影响。为获得较大的信号输出摆幅,运算放大器采用两级级联的共源结构实现。由于比较器的非理想因素对调制器的性能影响较小,所以采用简单的两级动态结构以避免消耗更多的额外功率。后仿真结果表明,调制器的SNR为85.5d B,SNDR为83.8d B,动态范围（Dynamic Range,DR）为85.1d B,核心功耗为1.25m W。与国际高水平文献相比,该调制器的品质因数（Figure-of-Merit,FOM）处于中等偏上水平。（3）嵌入FIR滤波器的三阶1位Σ-Δ调制器设计。为了提升调制器的品质因数,本文对三阶CIFF结构1位Σ-Δ调制器的结构进行了改进。改进后的调制器同样使用40nm CMOS工艺设计,其电源电压仍然为0.9V。为了在低电压环境下进一步降低积分器的输出信号摆幅,反馈回路中增加了2抽头FIR滤波器。该滤波器使用数字电路结构实现,从而避免无源元件之间的失配对调制器性能的影响。另外,栅压自举开关中增加了相关辅助电路以消除衬底偏置效应对开关线性度的影响。为了提升跨导效率和降低功耗,两级放大器被改为反相器式结构。然而,改进放大器结构能够节省的功耗比较有限,因此放大器被分成相同的两部分,并在采样阶段部分关闭,从而达到大幅降低功耗的目的。两级动态比较器的结构也进行了改进以降低功耗并减小回踢噪声的影响。芯片测试结果表明,改进后的调制器的SNR、SNDR分别为87.1d B和85.6d B,DR为87.2d B。调制器的核心功耗为0.84m W。与国际高水平文献相比,改进后的调制器具有最优的品质因数。（4）基于伪差分反相器的四阶1位Σ-Δ调制器设计。本文在三阶调制器的基础上,使用40nm CMOS工艺设计了一种四阶CIFF结构1位Σ-Δ调制器。与前两款调制器不同的地方在于,积分器中的全差分放大器采用伪差分反相器实现。积分器中增加了补偿电容,这样就可以在消除反相器输入失调电压的影响的同时,降低积分器性能对其直流增益的敏感度。为了减小工艺角—电压—温度（Process-Voltage-Temperature,PVT）环境变化对反相器性能的影响,调制器中增加了额外的低压差稳压器（Low Dropout Regulator,LDO）电路调节反相器的电源电压和工作点以维持反相器的跨导恒定。两级结构比较器则简化为单级结构以进一步降低功耗。根据后仿真结果可知,调制器的SNR和SNDR分别为86.1d B和84.9d B,DR为86.3d B。调制器核心功耗为0.93m W。与国际高水平文献相比,该调制器具有较优的品质因数。
魏春晓[5]（2020）在《用于ECG信号采集的模拟前端电路设计》文中提出随着经济水平的发展,人们生活质量不断改善和提高,健康状况的实时监护已逐渐成为大家日常需求之一。在我国,每年有数十万人因罹患心脏病死亡,同时,还有数千万人忍受着心血管疾病的煎熬。传统的医疗心电图检测设备,测量过程繁琐且费用昂贵。随着半导体行业不断发展,智能硬件开辟了新的市场,满足了普通群众对心脏实时监护的需求。对于心脏监护设备来说,提供高质量的监测模块十分重要,心电信号质量越高,健康信息就越可靠,因此,起着信号采集放大作用的模拟前端（AFE）无疑是最关键的模块。本文基于系统性能、噪声、面积等综合因素考虑,在分析心电信号特点及生物电极等效电路模型的基础上,针对信号采集电路存在的低频噪声干扰和电极引入的失调干扰等,设计了一种低噪声模拟前端采集电路。该电路主要由前置放大器、增益放大器、滤波器等模块组成。其中,基于“交流耦合-电容反馈”机制,完成了低噪声前置放大器（LNA）设计,该放大器利用电容和PMOS管组成的栅压可控伪电阻产生低频高通截止频率来滤除电极引入的失调干扰。折叠式两级运算放大器采用PMOS管实现差分信号输入,在输出电压摆幅、噪声和增益之间有很好的折中。另外为拓宽信号检测范围,针对输入信号幅值差异性,完成了增益可配置放大器（VGA）电路结构。通过改变其中的输入电容实现了增益可调。为了滤除信号带外干扰,设计一款以-20d B/Dec衰减的低通滤波器（LPF）,该滤波器频率响应曲线光滑,具有较好的线性度和低频性能。在上述电路设计的基础上,采用标准180nm CMOS工艺,完成了心电信号采集模拟前端电路的验证。仿真结果表明,该采集电路共模抑制比118.5d B,电源抑制比124.6d B,输入阻抗56.98GΩ@0.52Hz。增益47.6d B/59.8d B可调;并且高通截止频率为0.52Hz,低通截止频率为108.6Hz,带内等效输入噪声积分为3.5μVrms,信号采集模拟前端电路的性能满足设计要求。
吕小龙[6]（2020）在《基于MEMS地震检波器的高精度24位Sigma-Delta调制器的研究与设计》文中指出随着地震勘探的不断发展,浅层的资源越来越少,人们开始对深部地质资源进行勘探和开发,这对地震采集数据的分辨率要求越来越高。地震勘探仪器作为数据采集的关键设备,直接影响着地震数据的好坏,而传统的模拟检波器已不足以满足要求。近年来,由于微电子技术的巨大发展,基于MEMS（Micro-Electric Mechanical System,微机电系统）技术的第六代全数字地震检波器成为发展趋势。相比之下,MEMS地震检波器对地震信号的响应特性,如动态范围大、失真小、噪声低以及频带宽是其主要优势。Sigma-Delta（Σ-Δ）型模数转换器（Analog-Digital-Converter,ADC）具有可实现高分辨率的特性而广泛应用于MEMS地震检波器中。Σ-ΔADC由模拟模块的调制器和数字模块的滤波器构成,其分辨率由调制器决定。因此,衡量Σ-ΔADC的性能好坏,关键在于其中的调制器性能,调制器的核心技术是过采样和噪声整形。本论文针对应用于MEMS地震检波器的Σ-ΔADC中的调制器模块展开研究与设计。通过对Σ-Δ调制器的不同结构进行研究,考虑稳定性和对噪声的抑制情况,本文采用一种自带斩波器的1位四阶Σ-Δ调制器系统结构,其采用前馈通路与反馈通路并用的混合通路技术。通过对系统级设计研究,选择合适的前馈和反馈系数,有效抑制带内量化噪声。由于电路存在的非理想因素,因此理论信噪比会和电路系统设计有一定偏差。从电路设计角度考虑,通过电路改进来抑制非理想因素对调制器的性能干扰。电路设计的主要创新在于对第一级积分器的改进,一是采用斩波技术,用以消除积分器低频1/f噪声;二是采用一种AB类运算跨导放大器,其具有AB类输入级、非线性电流回收结构、增益自举结构,大幅度增加了第一级积分器的速度和精度。本论文在Cadence EDA工具下,基于SMIC018工艺对调制器各个子电路及版图进行设计、仿真验证及优化,通过DRC、LVS、ERC检查及后仿真验证后,最终进行芯片流片。本论文设计的Σ-Δ调制器的信号带宽为2KHz,采样时钟为512KHz,过采样率为128,功耗小于5m W,芯片有效面积为1.765×1.752mm2。调制器的仿真信噪比为101d B,有效位数为16.4位;调制器芯片的测试信噪比为66.25d B,有效位数为10.7位。
温博然[7]（2020）在《高精度地震采集站中快速响应低压差线性稳压器的设计与实现》文中研究表明为了加强我国对本土能源的开采能力,对高性能地震仪中前端的数据采集单元—高精度地震采集站的研发已是一项刻不容缓的任务。高精度地震采集站包含许多子模块,其中电源管理芯片负责将外部固定电源转换成高稳定性、低噪声、低纹波的电源电压并为其它所有子电路提供动力,很明显,它的性能对整个高精度地震采集站系统性能的影响非常巨大,因此研发出一款适用于高精度地震采集站的电源管理芯片非常的重要。低压差线性稳压器（LDO）以其简单的外部电路、极低的输出噪声和纹波等优势成为高精度地震采集站中电源管理芯片的更优选择。本文对LDO开展了系统的研究,基于对LDO工作原理与不同性能指标的分析上,设计并实现了两款具有不同电路结构的LDO:1.第一款是传统有片外电容的LDO,提出使用超级AB类运算跨导放大器（OTA）作为误差放大器的快速瞬态响应LDO,并对其包含动态响应在内的稳压性能以及交流特性进行了理论分析。可知所运用的电路结构可以在功率管的栅极处实现大的充电放电电流,这不仅使得LDO具有出色的瞬态响应性能和高电源抑制比（PSRR）,而且使其拥有足够的相位裕度和负载线性调整率。因此,本文设计的第一款LDO的性能得以全方位的提升。该LDO已采用SMIC 0.18μm CMOS技术完成电路设计到流片。实验结果表明,在负载电容为1μF,边沿时间为8ns的前提下,负载电流发生0-200m A跳变时,输出电压的变化值为23 m V,测得的PSRR在1MHz时为-74d B。2.第二款无片外电容型LDO采用了AB-LDO的架构,在对AB-LDO中各个性能之间的不同折中关系的分析的基础上,设计了新的电路结构对这些折中进行了优化。以回收型折叠式共源共栅（RFC）放大器作为误差放大器、以共源共栅（cascode）补偿作为频率补偿手段的AB-LDO,可以综合提升LDO的性能指标并使不同性能参数之间的折中得以实现最大的优化。AB-LDO采用SMIC 0.18μm CMOS工艺完成电路的设计到流片。实验结果表明,负载电流发生0.1-100m A跳变时,输出电压下冲值为17.5m V,过冲值为13.5m V,同时实现了99.93%的高电流效率。
周翔[8]（2020）在《用于单光子GHz门控探测的宽带低通滤波电路设计》文中研究表明基于门控工作方式的单光子探测技术,作为超高灵敏探测方案,被广泛应用于生物突光检测、微尺度测距、量子通讯等众多领域中。近年来,随着门控频率的提高,门信号脉冲宽度持续缩短,尖峰噪声信号与雪崩信号在门控可探测窗口内混叠难以避免,为检测带来了很大挑战。基于滤波器方案的检测电路可有效的解决上述困难,将混叠信号从频域角度分离,为了精确检测出微弱的雪崩信号,要求滤波器同时具备宽带宽、高阻带衰减、高线性度及低噪声性能。本文通过搭建GHz门控的电路仿真模型,仿真分析了其输出的尖峰噪声及雪崩信号的频谱特性,以此为基础确定了滤波器的传输特性及电路架构。以宽带、低噪声、高线性等为目标,通过级联双二次型结构设计了一款10阶Gm-C低通滤波器,给出了具体的电路结构。高阶的宽带低通滤波器难点在于功耗性能的折中及稳定性的保证,因此本中着重对滤波器中的跨导放大器、共模负反馈电路、二次型滤波结构及带隙基准电路模块进行了研究。跨导放大器采用互补型全差分结构提高跨导能效,并加入辅助交叉对管消除非线性项提升跨导的线性度;跨导共用共模负反馈结构,降低了电路的整体功耗和面积,同时针对宽频带设计下电路稳定性问题,在共模负反馈电路中加入频率补偿提高宽频带下电路的稳定性;并使用温度及工艺精度较高的电流模带隙为滤波器提供多基准电压及电流偏置,保证二次型滤波结构多级级联的稳定性。在完成滤波器设计的基础上,将其在版图层面与其余电路拼接整合于单光子探测系统电路中,验证其功能的正确性。基于TSMC 0.18μm标准CMOS工艺,对滤波电路采用Candence Spectre工具进行仿真,得到滤波器带宽为500MHz,1GHz处阻带衰减为-58.8d B,在频率5MHz-1GHz频带内积分噪声为0.51m V,IIP3为5.1d Bm,功耗为41m W。针对GHz窄门控测试条件受限,采用外部信号叠加模拟激励方式对单光子探测系统进行测试,测试结果表明系统电路具备GHz门控检测能力,证明了本文设计的滤波器具备预期的功能并且性能满足实际应用需求,间接验证了滤波电路达到或接近指标要求。
陶熔铸[9]（2020）在《用于脑电信号测量的接口专用集成电路设计》文中认为随着科技与工程技术的进步发展,各类传感器精度越来越高,信息数据处理能力也在快速发展,提供了更为便捷、舒适和高效的生活方式,各类消费类电子、医疗电子产品等飞速发展和更新换代,同时集成了多种传感器,功能更全面,实现了多方式、多种途径的交互。传感器作为设备与自然界信息交换的媒介,随着技术更新换代,精度需求也不断提高,而与之相配的接口电路同样也在不断提高。脑电信号作为各类生物电信号中信息量相对最丰富的信号,在医疗、脑电控制等应用方面有着宽泛的发展前景,同时作为生物电信号中最为微弱的一种,其精确测量也对相应接口电路等提出了更为苛刻的要求。本文对国内外脑电测量接口电路设计方案开展调研、对比,同时对脑电信号特征以及各类测量电极电学模型调研、分析,针对非接触式干电极提出了AE芯片与BE芯片配合工作的四通道脑电信号测量接口专用集成电路方案设计。AE芯片的设计输入端设计为电流平衡结构仪表放大器,通过低频抑制反馈环路实现交流耦合,有效抑制电极偏移带来的影响同时,有效保证了足够的输入阻抗,输入斩波器采用低电压输入自举结构,有效降低电极高阻抗而带来的注入电流噪声折算影响。AE芯片中增益可控放大器可变反馈环路采用双向变化反馈网络,实现1～128倍8档可选的宽增益范围同时,尽可能减小了反馈网络占用面积。同时AE芯片通过对电极阻抗ETI信号测量,为后续运动伪影等的抑制提供数据。BE芯片设计采用多通道结构设计,针对四个AE芯片输出同时进行处理,完成脑电信号模拟到数字的信号转换。BE芯片设计输入级为电流反馈结构仪表放大器,通过采样保持电路实现多通道sigma-delta调制器。本文根据应用与总体系统设计,完成了模块电路结构与参数设计,仿真验证得到AE芯片中输入仪表放大器实现低频截止频率0.22Hz的交流耦合以及信号带宽1～1k Hz内22 n V/sqrt（Hz）以下的等效输入参考噪声;BE芯片中输入仪表放大器在1～1k Hz内35 n V/sqrt（Hz）以下的等效输入参考噪声,通过采样保持电路实现多通道调制器结构设计,最终电路级仿真验证调制器信噪比为112.29d B,转换精度达到了18位以上。
钱祎涵[10]（2020）在《高速随机脉冲驱动系统设计》文中研究表明量子加密通信依靠着其高效性、保密性,逐渐变成了未来通信重要的发展方向,其相关硬件设备研制也变成了当下亟待解决的问题。本设计将作为激光器的驱动设备,主要应用于量子加密通信中。此外,由于输出波形可通过电脑进行配置更改,本设计同样能在量子计算机和光电通信领域得到使用。作为新兴应用,由于其输出波形的特殊性,目前尚未有类似且已公开的研究成果。本作品针对需求,实现了两款芯片以及电脑端对应的通信程序。本文首先介绍了设计中的主体芯片（高速随机脉冲驱动芯片）的输入输出关系以及设计指标。作为实现主要功能的芯片,提出了一种新颖的内部结构,以使整个芯片在硬件实现上更加高效。测试结果显示,芯片的工作频率为40M～1GHz,幅度的调节范围为0～0.86V,脉冲宽度的调节范围为220～800ps,芯片面积为7.6mm2。由于测试环境受限,暂时无法对芯片的性能进行全面的测试,但已知结果证明芯片可以完整地实现功能,证明了设计内部框架的合理性。随后,文章介绍了辅助芯片（Sigma-Delta转换器）的设计流程。凭借着Matlab软件和其内部成熟的算法,高效地确定了Sigma-Delta转换器的传输函数。基于工艺的实际情况,选用四阶单环CIFB结构,并讨论了晶体管电路的优化实现过程。最终,给出了Sigma-Delta转换器芯片各个工艺角下的后仿结果。结果显示,本次设计的Sigma-Delta转换器SNDR为105dB,DR为99dB,SFDR为90dB,带宽为2kHz,功耗为20.2mW,芯片工作电压为2.5V,芯片面积为0.68mm2。
二、CMOS OTA电路的统计优化设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、CMOS OTA电路的统计优化设计（论文提纲范文）
（1）温湿氧多功能传感器的读出电路设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 多功能传感器发展概况 |
| 1.3 温湿氧传感器读出电路的研究现状 |
| 1.3.1 温度传感器 |
| 1.3.2 湿度传感器 |
| 1.3.3 氧气传感器 |
| 1.4 论文的研究目的和主要研究内容 |
| 2 温湿氧传感器及其读出电路原理 |
| 2.1 传感器性能指标 |
| 2.2 BJT型集成温度传感器 |
| 2.2.1 传感器原理 |
| 2.2.2 读出电路原理及其关键技术 |
| 2.3 高分子型湿度传感器 |
| 2.3.1 传感器原理 |
| 2.3.2 开关电容放大器原理及其关键技术 |
| 2.4 纳米金属氧化物半导体氧气传感器 |
| 2.4.1 传感器原理 |
| 2.4.2 惠斯通电桥原理与非线性补偿技术 |
| 2.5 本章小结 |
| 3 温湿氧传感器读出电路方案及部分模块设计 |
| 3.1 整体方案 |
| 3.1.1 主要电路模块简介 |
| 3.1.2 三种传感器的读出流程 |
| 3.2 带隙基准电路的设计 |
| 3.2.1 电路架构的选择 |
| 3.2.2 电路的具体设计 |
| 3.3 LDO电路的设计 |
| 3.3.1 电路架构的选择 |
| 3.3.2 电路的具体设计 |
| 3.4 传感器预处理电路的设计 |
| 3.4.1 温度传感器预处理电路 |
| 3.4.2 氧气传感器预处理电路 |
| 3.5 本章小结 |
| 4 低功耗开关电容放大器的设计 |
| 4.1 环形放大器的基本架构和原理 |
| 4.1.1 环形放大器的基本架构 |
| 4.1.2 环形放大器的原理 |
| 4.1.3 环形放大器的优势 |
| 4.2 单端自偏置环形放大器 |
| 4.2.1 单端自偏置环形放大器的设计 |
| 4.2.2 单端自偏置环形放大器的仿真 |
| 4.3 伪差分环形放大器 |
| 4.3.1 伪差分环形放大器的设计 |
| 4.3.2 伪差分环形放大器的仿真 |
| 4.4 本章小结 |
| 5 整体电路的优化和仿真 |
| 5.1 整体电路的优化 |
| 5.2 整体电路的仿真 |
| 5.2.1 温度传感器 |
| 5.2.2 湿度传感器 |
| 5.2.3 氧气传感器 |
| 5.2.4 整体电路 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
（2）生物医学信号处理用可重构噪声整形SAR ADC（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| §1.1 课题的研究背景与意义 |
| §1.1.1 生物医学信号分析 |
| §1.1.2 ADC结构选择 |
| §1.2 国内外研究现状 |
| §1.3 本文设计指标 |
| §1.4 本文研究内容 |
| §1.5 论文组织结构 |
| 第二章 噪声整形SAR ADC工作原理 |
| §2.1 ADC的主要性能指标 |
| §2.1.1 静态参数 |
| §2.1.2 动态参数 |
| §2.1.3 静态非线性参数与动态参数的关系 |
| §2.2 SAR ADC工作原理 |
| §2.3 噪声整形和过采样 |
| §2.3.1 量化噪声 |
| §2.3.2 采样定理 |
| §2.3.3 过采样 |
| §2.3.4 噪声整形 |
| §2.4 本章小结 |
| 第三章 噪声整形SAR ADC架构 |
| §3.1 噪声整形SAR ADC模型 |
| §3.1.1 提取转换余差 |
| §3.1.2 Silva–Steensgaard噪声滤波结构 |
| §3.1.3 Error-Feedback噪声滤波结构 |
| §3.1.4 不同噪声整形架构对比 |
| §3.2 噪声整形SAR ADC基本模块 |
| §3.2.1 采样保持电路 |
| §3.2.2 DAC电容阵列 |
| §3.2.3 比较器 |
| §3.2.4 逐次逼近逻辑 |
| §3.2.5 DAC驱动电路 |
| §3.2.6 噪声整形模块 |
| §3.3 本章小结 |
| 第四章 可重构有源无源混合的噪声整形SAR ADC设计 |
| §4.1 噪声整形SAR ADC的架构选取 |
| §4.2 有源无源混合噪声整形模块 |
| §4.2.1 无源开关电容积分器的缺陷 |
| §4.2.2 有源无源混合积分器 |
| §4.2.3 有源无源混合噪声整形模块 |
| §4.3 可重构有源无源混合的噪声整形SAR ADC系统级设计与验证 |
| §4.3.1 系统级设计 |
| §4.3.2 系统级验证 |
| §4.4 关键电路模块设计 |
| §4.4.1 升压自举采样开关 |
| §4.4.2 DAC电容阵列 |
| §4.4.3 多输入比较器 |
| §4.4.4 SAR逻辑 |
| §4.4.5 噪声整形模块 |
| §4.4.6 可重构设计 |
| §4.5 仿真结果 |
| §4.5.1 版图设计 |
| §4.5.2 高精度模式仿真 |
| §4.5.3 低功耗模式仿真 |
| §4.5.4 文献对比 |
| §4.6 本章小结 |
| 第五章 总结和展望 |
| §5.1 总结 |
| §5.2 展望 |
| 参考文献 |
| 致谢 |
| 作者在攻读硕士学位期间主要研究成果 |
（3）用于植入式脑电记录的低噪声高输入阻抗模拟前端芯片的研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外技术研究现状 |
| 1.2.1 国外研究技术现状 |
| 1.2.2 国内研究技术现状 |
| 1.3 论文的研究内容及关键技术方法 |
| 1.4 论文的组织结构 |
| 1.5 本章小结 |
| 第二章 脑电传感理论及调理方案分析 |
| 2.1 脑电信号特征 |
| 2.1.1 脑电信号的产生 |
| 2.1.2 脑电信号的电特性 |
| 2.1.3 脑电信号的医疗诊断应用 |
| 2.2 记录电极传感特性分析 |
| 2.2.1 记录电极传感模型 |
| 2.2.2 记录电极信号传感特性 |
| 2.2.3 脑电传感信号完整性分析 |
| 2.3 植入式多通道脑电信号记录系统 |
| 2.4 脑电信号记录前端电路指标要求 |
| 2.4.1 脑电信号调理方案 |
| 2.4.2 脑电信号记录模拟前端电路指标要求 |
| 2.5 本章小结 |
| 第三章 植入式脑电信号记录前端电路设计关键技术 |
| 3.1 全集成模拟前端电路架构 |
| 3.2 前端电路关键电路模块分析 |
| 3.2.1 低噪声低功耗仪表放大器 |
| 3.2.2 低通滤波器 |
| 3.2.3 可编程增益放大器 |
| 3.3 斩波放大器的系统分析方法 |
| 3.3.1 HTM模型理论 |
| 3.3.2 斩波器的HTM模型 |
| 3.3.3 开环斩波系统的HTM模型 |
| 3.3.4 两级闭环斩波放大器HTM模型分析 |
| 3.4 本章小结 |
| 第四章 脑电信号记录前端电路系统芯片研究与设计 |
| 4.1 模拟前端电路架构 |
| 4.2 斩波仪表放大器 |
| 4.2.1 斩波仪表放大器主要放大电路分析 |
| 4.2.2 直流伺服环路 |
| 4.2.3 频率补偿及纹波抑制 |
| 4.2.4 阻抗提升电路设计与分析 |
| 4.3 低通滤波器 |
| 4.4 可编程增益放大器 |
| 4.5 多通道选择开关 |
| 4.6 本章小结 |
| 第五章 模拟前端芯片版图设计及测试分析 |
| 5.1 24通道模拟前端芯片版图设计及测试分析 |
| 5.2 负阻抗补偿模拟前端芯片版图设计及测试分析 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 攻读博士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
（4）低电压低功耗Σ-Δ调制器关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题研究背景 |
| 1.2 低电压低功耗Σ-Δ调制器的研究现状 |
| 1.2.1 集成电路工艺发展带来的设计挑战 |
| 1.2.2 国内外的研究现状 |
| 1.3 本文研究的主要内容和章节安排 |
| 1.3.1 本文中Σ-Δ调制器架构的讨论和选择 |
| 1.3.2 本文研究的主要内容和具体结构安排 |
| 参考文献 |
| 第2章 Σ-Δ调制器的原理和结构 |
| 2.1 Σ-Δ调制器相关概念 |
| 2.1.1 奈奎斯特ADC与过采样ADC |
| 2.1.2 采样信号与抗混叠滤波器 |
| 2.1.3 量化原理 |
| 2.1.4 Σ-Δ调制器相关性能参数 |
| 2.2 Σ-Δ调制器的原理 |
| 2.2.1 一阶Σ-Δ调制器原理 |
| 2.2.2 二阶Σ-Δ调制器原理 |
| 2.2.3 高阶Σ-Δ调制器原理简介 |
| 2.3 高阶Σ-Δ调制器的稳定性问题和拓扑结构 |
| 2.3.1 高阶单环Σ-Δ调制器的稳定性分析 |
| 2.3.2 高阶单环Σ-Δ调制器结构 |
| 2.3.3 级联型Σ-Δ调制器结构 |
| 2.4 本文Σ-Δ调制器的结构选择 |
| 2.5 本章小结 |
| 参考文献 |
| 第3章 三阶CIFF结构1位Σ-Δ调制器的行为级建模 |
| 3.1 调制器NTF(z)和相关系数的确定 |
| 3.2 调制器中非理想因素的分析和建模 |
| 3.2.1 时钟抖动 |
| 3.2.2 积分器中的噪声分析 |
| 3.2.3 放大器中非理想因素的影响 |
| 3.2.4 量化电路非理想特性的影响 |
| 3.3 非理想调制器模型整体仿真结果 |
| 3.4 本章小结 |
| 参考文献 |
| 第4章 三阶CIFF结构1位Σ-Δ调制器的电路级设计 |
| 4.1 调制器的整体电路设计 |
| 4.2 第一级积分器电路的设计 |
| 4.3 开关电路的设计 |
| 4.3.1 单管MOS开关 |
| 4.3.2 CMOS开关 |
| 4.3.3 栅压自举开关 |
| 4.3.4 开关的精度问题 |
| 4.4 放大器的设计 |
| 4.4.1 放大器电路结构的选择与性能指标分析 |
| 4.4.2 共模反馈电路的设计 |
| 4.4.3 放大器的性能仿真结果 |
| 4.5 前馈电路的设计 |
| 4.6 比较器电路的设计 |
| 4.7 调制器的版图设计与后仿真结果 |
| 4.8 本章小结 |
| 参考文献 |
| 第5章 嵌入FIR滤波器的三阶1 位Σ-Δ调制器设计 |
| 5.1 调制器结构的改进 |
| 5.2 第一级积分器电路的设计 |
| 5.3 栅压自举开关的改进 |
| 5.4 放大器的设计改进 |
| 5.4.1 放大器电路结构的改进 |
| 5.4.2 CMFB电路的改进 |
| 5.4.3 改进后的放大器性能仿真结果 |
| 5.4.4 放大器的动态配置 |
| 5.5 比较器电路的改进 |
| 5.6 调制器测试电路的设计与测试结果 |
| 5.7 本章小结 |
| 参考文献 |
| 第6章 基于伪差分反相器的四阶1 位Σ-Δ调制器设计 |
| 6.1 四阶1 位Σ-Δ调制器介绍 |
| 6.2 采用伪差分反相器的积分器设计 |
| 6.2.1 采用伪差分反相器的积分器的工作原理 |
| 6.2.2 积分器性能与反相器增益之间的关系 |
| 6.3 反相器结构的研究与设计 |
| 6.3.1 反相器电路结构的确定 |
| 6.3.2 恒定跨导电路的设计 |
| 6.3.3 反相器的性能仿真结果 |
| 6.4 比较器电路的设计 |
| 6.5 调制器的后仿真结果与分析 |
| 6.6 本章小结 |
| 参考文献 |
| 第7章 总结与展望 |
| 7.1 全文工作和创新点总结 |
| 7.2 Σ-Δ调制器设计方法的展望 |
| 攻读博士学位期间取得的成果 |
| 致谢 |
（5）用于ECG信号采集的模拟前端电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景和意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 本文的主要研究工作 |
| 1.4 本文的结构安排 |
| 第二章 心电信号及模拟前端系统概述 |
| 2.1 心电信号的概述 |
| 2.1.1 心电信号产生和其它电生理信号特征 |
| 2.1.2 心电信号波形及其生理意义 |
| 2.2 生物电极以及电极等效电路模型 |
| 2.2.1 采集电极种类及特征 |
| 2.2.2 电极等效电路模型 |
| 2.3 干扰分析 |
| 2.3.1 电极失调电压 |
| 2.3.2 电路噪声干扰 |
| 2.3.3 市电干扰 |
| 2.4 心电信号采集电路相关标准和架构 |
| 2.4.1 输入阻抗 |
| 2.4.2 噪声分析 |
| 2.4.3 共模抑制能力 |
| 2.4.4 心电信号采集电路的设计指标 |
| 2.4.5 心电信号采集电路的架构 |
| 2.5 本章小结 |
| 第三章 低噪声前置放大器电路实现 |
| 3.1 低噪声前置放大器分析 |
| 3.1.1 低噪声前置放大器结构分析 |
| 3.1.2 低噪声前置放大器设计指标 |
| 3.2 低噪声前置放大器设计 |
| 3.2.1 闭环电路设计 |
| 3.2.2 伪电阻设计 |
| 3.2.3 低噪声OTA电路设计 |
| 3.2.4 共模反馈环路设计 |
| 3.2.5 偏置电路设计 |
| 3.3 电路的仿真与分析 |
| 3.4 本章小结 |
| 第四章 可变增益放大器及低通滤波器电路实现 |
| 4.1 可变增益放大器设计与仿真 |
| 4.1.1 可变增益放大器结构分析 |
| 4.1.2 可变增益放大器设计 |
| 4.1.3 可变增益放大器仿真与分析 |
| 4.2 低通滤波器设计与仿真 |
| 4.2.1 低通滤波器结构分析 |
| 4.2.2 低通滤波器设计 |
| 4.2.3 低通滤波器仿真与分析 |
| 4.3 模拟前端系统整体仿真 |
| 4.4 本章小结 |
| 总结与展望 |
| 总结 |
| 展望 |
| 参考文献 |
| 致谢 |
（6）基于MEMS地震检波器的高精度24位Sigma-Delta调制器的研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 主要符号表 |
| 第1章 绪论 |
| 1.1 选题背景与研究意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作及结构安排 |
| 第2章 Σ-Δ调制器的原理及结构选取 |
| 2.1 Σ-Δ调制器简介 |
| 2.1.1 原理介绍 |
| 2.1.2 量化噪声 |
| 2.1.3 过采样技术 |
| 2.1.4 量化噪声整形技术 |
| 2.2 高阶Σ-Δ调制器 |
| 2.2.1 Σ-Δ调制器的有效位数 |
| 2.2.2 单环1位高阶Σ-Δ调制器 |
| 2.2.3 MASH型高阶Σ-Δ调制器 |
| 2.2.4 多位量化器型高阶Σ-Δ调制器 |
| 2.3 不同环路结构的1位4阶Σ-Δ调制器 |
| 2.3.1 4阶FB型 |
| 2.3.2 4阶FF型 |
| 2.3.3 4阶CRFF型 |
| 2.3.4 4阶FBFF型 |
| 2.3.5 4阶CRFB型 |
| 2.4 本文所设计的Σ-Δ调制器的结构选取 |
| 2.5 自带斩波器的1位4阶CRFF型 Σ-Δ调制器的系统设计 |
| 2.5.1 积分器噪声 |
| 2.5.2 时钟抖动和开关非理想因素 |
| 2.5.3 积分器的非理想因素 |
| 2.5.4 本文所设计的四阶Σ-Δ调制器的系统设计 |
| 第3章 Σ-Δ调制器的电路级设计 |
| 3.1 四阶Σ-Δ调制器的电路级设计 |
| 3.2 第一级积分器设计 |
| 3.2.1 OTA1的结构选取 |
| 3.2.2 带增益自举结构的输入自适应AB类偏置RFC结构OTA |
| 3.2.3 共模反馈电路(CMFB) |
| 3.2.4 电压偏置模块 |
| 3.2.5 斩波电路 |
| 3.2.6 第一级积分器仿真验证 |
| 3.3 第二、三、四级积分器设计 |
| 3.4 前馈求和电路 |
| 3.5 1位量化器 |
| 3.6 带隙基准(Bandgap) |
| 3.6.1 负温度系数 |
| 3.6.2 正温度系数 |
| 3.6.3 带隙基准电压结构 |
| 3.7 时钟电路(CLK) |
| 3.8 1位DAC反馈模块 |
| 3.9 Σ-Δ调制器的仿真结果 |
| 第4章 高精度Σ-Δ调制器的版图设计及性能测试 |
| 4.1 版图设计中的非理想因素及设计规则 |
| 4.2 Σ-Δ调制器的子电路模块版图设计 |
| 4.2.1 积分器版图设计 |
| 4.2.2 前馈求和电路的版图设计 |
| 4.2.3 1位量化器的版图和1位DAC电路版图 |
| 4.2.4 带隙基准模块的版图设计 |
| 4.2.5 时钟模块的版图设计 |
| 4.2.6 Σ-Δ调制器整体版图 |
| 4.3 Σ-Δ调制器的版图、芯片照片及实物 |
| 4.4 Σ-Δ调制器芯片的测试 |
| 4.4.1 测试方案 |
| 4.4.2 芯片测试及性能总结 |
| 第5章 结论 |
| 5.1 工作总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（7）高精度地震采集站中快速响应低压差线性稳压器的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 电源管理芯片—LDO |
| 1.3 论文内容及安排 |
| 2 LDO基本理论介绍 |
| 2.1 LDO核心电路组成 |
| 2.1.1 误差放大器 |
| 2.1.2 功率管(调整管)及反馈网络 |
| 2.1.3 基准电压源 |
| 2.2 LDO的工作原理 |
| 2.3 LDO的主要性能指标 |
| 2.3.1 最小压降 |
| 2.3.2 最大输出电流 |
| 2.3.3 静态电流 |
| 2.3.4 效率 |
| 2.3.5 线性调整率 |
| 2.3.6 负载调整率 |
| 2.3.7 负载瞬态响应 |
| 2.3.8 电源纹波抑制比 |
| 3 传统有片外大电容LDO的设计与实现 |
| 3.1 概述 |
| 3.2 误差放大器 |
| 3.2.1 超级AB类OTA |
| 3.2.2 小信号分析 |
| 3.2.3 大信号分析 |
| 3.2.4 自适应偏置输入级电路 |
| 3.3 LDO整体分析 |
| 3.3.1 LDO小信号分析 |
| 3.3.2 线性\负载调整率 |
| 3.3.3 负载瞬态响应 |
| 3.3.4 稳定性分析 |
| 4 无片外大电容LDO的设计与实现 |
| 4.1 概述 |
| 4.2 误差放大器 |
| 4.2.1 小信号跨导 |
| 4.2.2 直流增益 |
| 4.2.3 压摆率 |
| 4.2.4 相位裕度 |
| 4.3 AB-LDO中各个性能之间的折中考虑 |
| 4.3.1 静态电流、动态响应和电流效率之间的折中关系 |
| 4.3.2 负载范围、环路稳定性和动态响应之间的折中关系 |
| 4.3.3 放大器直流增益、负载\线性调整率和电流效率之间的折中关系 |
| 4.4 AB-LDO整体分析 |
| 4.4.1 AB-LDO的小信号分析 |
| 4.4.2 优化AB-LDO的电流效率与调整率之间的折中 |
| 4.4.3 优化AB-LDO的动态响应与电流效率之间的折中 |
| 4.4.4 优化AB-LDO动态响应、环路稳定性和负载范围之间的折中 |
| 5 仿真及测试 |
| 5.1 测试平台及方案 |
| 5.2 LDO1仿真及测试结果 |
| 5.3 LDO2仿真及测试结果 |
| 6 总结 |
| 致谢 |
| 参考文献 |
（8）用于单光子GHz门控探测的宽带低通滤波电路设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 国外研究进展 |
| 1.2.2 国内研究进展 |
| 1.3 研究内容与设计指标 |
| 1.3.1 研究内容 |
| 1.3.2 设计指标 |
| 1.4 论文组织结构 |
| 第二章 滤波器设计相关理论及架构约束 |
| 2.1 滤波器设计相关理论 |
| 2.1.1 基本结构及性能参数 |
| 2.1.2 传输函数逼近方式 |
| 2.2 GHz门控偏置电路模型及信号分析 |
| 2.2.1 GHz门控偏置仿真模型 |
| 2.2.2 雪崩信号及尖峰噪声分析 |
| 2.3 滤波器类型及架构设计 |
| 2.3.1 滤波器类型及逼近方式选取 |
| 2.3.2 滤波器架构设计 |
| 2.4 本章小结 |
| 第三章 连续时间Gm-C滤波系统设计 |
| 3.1 高能效线性跨导电路设计 |
| 3.1.1 OTA的原理与应用需求 |
| 3.1.2 OTA主体结构设计 |
| 3.1.3 OTA仿真 |
| 3.2 滤波器内核电路设计 |
| 3.2.1 Tow Thomas双二次型结构 |
| 3.2.2 共模负反馈电路 |
| 3.2.3 二次型滤波电路的噪声 |
| 3.3 带隙基准 |
| 3.3.1 基准核心电路 |
| 3.3.2 基准启动电路设计 |
| 3.3.3 基准中运放的设计 |
| 3.3.4 带隙基准的仿真 |
| 3.4 高阶滤波器的综合与仿真 |
| 3.5 本章小结 |
| 第四章 版图设计与系统仿真验证 |
| 4.1 滤波系统版图设计 |
| 4.1.1 版图布局 |
| 4.1.2 关键模块版图设计 |
| 4.1.3 系统版图 |
| 4.2 滤波电路后仿真验证 |
| 4.2.1 Band Gap后仿真 |
| 4.2.2 滤波电路后仿真 |
| 4.3 单光子探测系统功能验证 |
| 4.4 本章小结 |
| 第五章 芯片测试与结果分析 |
| 5.1 测试平台与测试方案 |
| 5.2 芯片测试与验证 |
| 5.2.1 滤波器时域性能测试 |
| 5.2.2 单光子系统测试 |
| 5.3 测试问题分析 |
| 5.4 结果分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间研究成果 |
（9）用于脑电信号测量的接口专用集成电路设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 主要研究内容 |
| 第2章 多通道脑电信号测量接口电路整体方案设计 |
| 2.1 引言 |
| 2.2 脑电信号特征及其测量传感器电学特性 |
| 2.2.1 脑电信号特征 |
| 2.2.2 脑电信号传感器电极电学特性 |
| 2.3 脑电信号测量系统整体方案设计 |
| 2.3.1 动态电极AE芯片整体设计及模块划分 |
| 2.3.2 后级信号处理BE芯片整体设计及模块划分 |
| 2.4 本章小结 |
| 第3章 有源电极AE芯片电路的设计 |
| 3.1 引言 |
| 3.2 脑电信号EEG与传感器电极阻抗信号ETI的单电极测量 |
| 3.3 ETI信号测量的表头驱动电路 |
| 3.4 AE芯片输入仪表放大器 |
| 3.4.1 仪表放大器理论基础 |
| 3.4.2 输入仪表放大器的设计 |
| 3.4.3 输入仪表放大器的仿真验证 |
| 3.5 输出纹波滤波器 |
| 3.6 可控增益放大器 |
| 3.6.1 可控增益放大器的设计 |
| 3.6.2 可控增益放大器的仿真验证 |
| 3.7 本章小结 |
| 第4章 后级信号处理BE芯片电路的设计 |
| 4.1 引言 |
| 4.2 输入仪表放大器 |
| 4.2.1 输入仪表放大器的设计 |
| 4.2.2 输入仪表放大器的仿真验证 |
| 4.3 多通道sigma-delta调制器 |
| 4.3.1 sigma-delta调制器理论基础 |
| 4.3.2 多通道信号处理系统的设计 |
| 4.3.3 sigma-delta调制器的设计 |
| 4.3.4 sigma-delta调制器的仿真验证 |
| 4.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的学术论文 |
| 致谢 |
（10）高速随机脉冲驱动系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 可调节皮秒级脉冲产生芯片国内外研究现状 |
| 1.2.2 DAC国内外研究现状 |
| 1.2.3 ADC国内外研究现状 |
| 1.3 本文研究内容及创新点 |
| 1.3.1 全文组织结构 |
| 第二章 高速随机脉冲驱动芯片概述 |
| 2.1 输入输出信号关系 |
| 2.2 输出信号指标 |
| 2.3 作品架构 |
| 2.4 本章小结 |
| 第三章 高速随机脉冲驱动芯片模拟电路设计 |
| 3.1 MCML电路设计 |
| 3.2 脉冲产生电路设计 |
| 3.2.1 脉冲产生电路分析 |
| 3.2.2 本作品脉冲产生电路结构 |
| 3.2.3 脉冲产生单元电路设计 |
| 3.2.4 控制信号VCON产生电路 |
| 3.2.5 脉冲产生电路后仿结果 |
| 3.3 DAC设计 |
| 3.3.1 DAC设计概述 |
| 3.3.2 DAC基本参数 |
| 3.3.3 电荷重分布型DAC设计 |
| 3.3.4 DAC单位电容选取方案 |
| 3.3.5 轨到轨OPA设计 |
| 3.3.6 DAC后仿真结果 |
| 3.4 高速随机脉冲驱动芯片后仿结果 |
| 3.5 本章小结 |
| 第四章 高速随机脉冲驱动芯片数字电路设计 |
| 4.1 数字电路概述 |
| 4.2 数字电路配置流程图 |
| 第五章 高速随机脉冲驱动芯片测试结果及分析 |
| 5.1 高速随机脉冲驱动芯片版图及封装 |
| 5.2 高速随机脉冲驱动芯片测试结果 |
| 5.2.1 高速随机脉冲驱动芯片测试结果 |
| 5.3 高速随机脉冲驱动芯片测试结果分析 |
| 5.3.1 输出幅度 |
| 5.3.2 脉冲边沿 |
| 5.3.3 脉冲脉宽 |
| 5.4 本章小结 |
| 第六章 Sigma-Delta转换器设计 |
| 6.1 Sigma-Delta转换器概述 |
| 6.2 离散时间Sigma-Delta转换器基本原理 |
| 6.3 使用Matlab进行离散时间Sigma-Delta转换器设计 |
| 6.3.1 滤波器函数的确定 |
| 6.3.2 选择环路滤波器拓扑结构 |
| 6.3.3 环路滤波器参数的确定 |
| 6.3.4 行为级仿真并确定OTA设计指标 |
| 6.4 离散Sigma-Delta转换器模拟电路设计 |
| 6.4.1 离散Sigma-Delta转换器原理图设计 |
| 6.4.2 离散Sigma-Delta转换器全差分OTA设计 |
| 6.4.3 离散Sigma-Delta转换器比较器设计 |
| 6.4.4 离散Sigma-Delta转换器时钟电路设计 |
| 6.5 本章小结 |
| 第七章 离散Sigma-Delta转换器芯片后仿结果及分析 |
| 7.1 离散Sigma-Delta转换器芯片版图 |
| 7.2 离散Sigma-Delta转换器后仿结果及分析 |
| 7.2.1 噪底功率谱密度结果与分析 |
| 7.2.2 信噪比计算与分析 |
| 7.2.3 结果对比与总结 |
| 7.3 本章小结 |
| 第八章 总结与展望 |
| 参考文献 |
| 攻读硕士期间所取得的研究成果 |
| 致谢 |
四、CMOS OTA电路的统计优化设计（论文参考文献）
- [1]温湿氧多功能传感器的读出电路设计[D]. 秦宇. 西安理工大学, 2021(01)
- [2]生物医学信号处理用可重构噪声整形SAR ADC[D]. 翁浩然. 桂林电子科技大学, 2021(02)
- [3]用于植入式脑电记录的低噪声高输入阻抗模拟前端芯片的研究与设计[D]. 梁志明. 华南理工大学, 2020(05)
- [4]低电压低功耗Σ-Δ调制器关键技术研究[D]. 陈笑. 东南大学, 2020(02)
- [5]用于ECG信号采集的模拟前端电路设计[D]. 魏春晓. 安徽大学, 2020(02)
- [6]基于MEMS地震检波器的高精度24位Sigma-Delta调制器的研究与设计[D]. 吕小龙. 中国地质大学(北京), 2020(04)
- [7]高精度地震采集站中快速响应低压差线性稳压器的设计与实现[D]. 温博然. 中国地质大学(北京), 2020(04)
- [8]用于单光子GHz门控探测的宽带低通滤波电路设计[D]. 周翔. 东南大学, 2020
- [9]用于脑电信号测量的接口专用集成电路设计[D]. 陶熔铸. 哈尔滨工业大学, 2020(01)
- [10]高速随机脉冲驱动系统设计[D]. 钱祎涵. 华东师范大学, 2020(11)