一、VHDL在数字集成电路设计中的应用（论文文献综述）
杨婷[1]（2020）在《图形化硬件描述语言的研究与实现》文中研究指明在国内外高校,与数字电路相关的课程,如《数字逻辑》、《计算机组成原理》等,已逐渐转向使用图形化硬件描述语言来进行电路设计,以Logisim和Digital这两款数字电路设计器、模拟器为主。但Logisim和Digital只能作为教学工具,它们只提供基本的逻辑组件构建一般的电路模型,而这并不能满足工业级CPU和算法电路的需求,无法设计大型、高效的电路。另外Logisim因其体系结构问题早已停止维护,而Digital中也没有针对测试验证阶段提供图形化支持,这将导致开发者不得不选择学习硬件描述语言。本文致力于研究图形化编程语言的技术路线,在Logisim硬件仿真语言和Digital硬件描述架构的基础上,探究如何添加图形化硬件描述语言的高级特性,以填补当前图形化硬件描述语言存在的空白。在此基础上,本文研究并实现了图形化硬件描述语言的IP封装方法和泛型模板,以及图形化Testbench。本文的目标是借助图形化硬件描述语言的高级特性实现面向工业级的电路设计,实现电路从设计到测试验证的图形化“零编程”开发。本文所做的研究工作具体如下:（1）芯片资源IP图形化封装引用。研究图形化硬件描述语言的IP封装引用方法:一是通过封装特定的IP使得图形化设计中可以嵌入FPGA芯片的硬件资源（PLL/存储器/外设）,充分利用芯片的资源;二是通过External组件引用第三方Verilog代码,复用过往累积的庞大IP软核资源。（2）泛型模板实现。研究图形化硬件描述语言的泛型模式实现,创新性地将高级语言中的泛型概念引入到图形化编程语言中,为复杂算法电路（信号滤波、图像处理等）的迭代实现提供了一种更高效的设计模式。（3）图形化Testbench实现。研究图形化测试验证的实现,通过探究Google Blockly的源码与Verilog testbench的特点,实现图形化验证平台blockly TB;并进一步研究blockly TB特定于Verilog testbench的创新性实现,为电路测试验证阶段提供了图形化编程的解决方案。（4）开发具有图形化硬件描述语言高级特性的设计平台——Digiblock。Digiblock集成了泛型设计、图形化IP资源、RISC-V汇编仿真器RARS和图形化验证平台blockly TB,是一个可以满足工业级设计的图形化数字电路开发平台。
张黛梦[2]（2020）在《建立基于0.13μm工艺线的抗辐照标准单元库的技术研究》文中研究说明近些年,集成电路在各个领域发展迅猛,对芯片性能和可靠性的要求逐渐提高,尤其是航空航天领域,由于使用场景的复杂性,航天芯片对可靠性有着严格的要求。目前工艺厂商提供的标准单元库通常是具有基本逻辑功能,采用的电路结构也是最经典的常用结构,无法达到航天芯片对可靠性上的要求。因此,本文基于0.13μm商用工艺,对抗辐照标准单元库的建立流程进行了探究。标准单元的电路设计和版图设计都需要依据特定的工艺,遵循相应的设计原则。本文说明了单元电路设计时,晶体管尺寸的确定和复杂门单元的优化方法。在版图设计时,规定了单元高度需要本着统一的原则;为了避免金属电迁移效应,电源/地线的宽度也需要根据工艺厂商提供的参数进行设计;PIN脚在版图中的位置决定了后续布局布线工作的复杂程度,需要把PIN脚放到合理的位置;为了使版图密度更大,面积利用率更高,对版图中晶体管的布局算法也做了详细地阐述。本文对比了常见的冗余加固思想,提出了一种新的组合逻辑单元加固方法,并在Cadence平台利用双指数电流源模型模拟单粒子效应进行了仿真。在单元设计时重点阐述了D触发器的加固方法,采用了防双节点翻转的加固策略,在Cadence平台进行了setup时间和单粒子效应模拟仿真。同时与普通D触发器在晶体管数量、版图面积和建立时间三个方面进行了对比。本文利用Encounter Library Characterizer工具进行时序表征,利用Abstract提取版图物理信息。详细介绍了标准单元的表征过程和提取文件的内容和格式,同时对提取的文件进行整合,形成最终的标准单元库的库时序文件（.lib）和抽象视图文件（.lef）。为了确保本文的抗辐照库能够被主流EDA工具应用,以四位计数器和3-8译码器作简单的例子,用Design Compiler工具进行了逻辑综合,INNOVUS工具进行了布局布线。从而初步证明了本文的抗辐照标准单元库可以被主流EDA工具识别调用。
刘畅[3]（2020）在《基于FPGA加速的车辆检测方法研究》文中研究表明近些年,随着我国国民经济的飞速发展,我国国民收入有了巨大的提升,人民对生活品质的追求不断提升,家用汽车从原来的奢侈品变为了一件平常的商品。具统计,我国汽车的保有量在2019年自己达到了3.4亿辆。随着汽车数量的快速增长,我国各个城市交通问题变得日益严重,因此为城市中的主干道路安装道路监测系统就变得十分重要。道路监测系统的主要功能就是对视频中的车辆进行分类统计,因此研发一套成本低廉功能强大的车辆检测系统就变得尤为重要。本文是通过研究Xilinx Zynq-7020平台的FPGA+ARM的结构,使用基于ZYNQ芯片设计一种道路状况实时监测系统。相比使用ARM芯片配合DSP微处理器传统的嵌入式图像处理系统,ARM+FPGA结构的Zynq芯片可以实现软硬件高速协同工作的视频处理,具有图像处理系统采集图像快、带宽高等优点。本设计利用FPGA具有并行处理的优势,实现对图像的快速高效的预处理;通过ARM处理器进行软件流程控制和运行利用机器学习得到的模型进行HAAR特征提取的目标识别算法;通过ZYNQ芯片自带的内存来达到软件与硬件的高效的协同工作,在追求处理速度的同时,降低了硬件的功耗。本文的主要工作有:（1）为ZYNQ芯片的FPGA部分进行编程,使用Vivado Hls工具设计编写FPGA芯片的加速IP核,使其具有将视频图像进行转换格式,增强对比度算法进行硬件加速的功能。（2）为ZYNQ芯片中的FPGA芯片和ARM芯片设计数据传输通道,使FPGA芯片可以将经过预加速处理后的视频图像传输给ARM芯片上运行的车辆检测系统。具体工作为使用Vivado Hls工具设计VDMA IP核。（3）在ZYNQ芯片的ARM芯片部分配置Linux系统并编写车辆检测系统程序。主要为配置Linux内核和跟文件,并移植OpenCV库。车辆检测系统通过Haar特征提取算法训练Cascade级联分类器,对视频中的车辆进行分类和追踪。
苏结斌[4]（2019）在《基于标准28 nm CMOS工艺的可重构TPM芯片低功耗设计研究》文中提出随着万物互联时代的来临,移动电子产品的信息安全引起了人们的极大关注。高效率、高安全性、可重构的可信平台模块（Trusted Platform Module,TPM）芯片,可以有效地保护移动电子产品,防止非法用户访问,其低功耗也是移动电子产品设计的关键。因此,针对可重构TPM芯片的低功耗设计研究具有重要实用意义。本文首先阐述了芯片的功耗来源,设计了功耗管理单元,以多层次地管理时钟网络,从而降低芯片的动态功耗;其次,基于IEEE 1801 UPF标准,设计了电源管理系统,以管理芯片的工作模式,从而降低待机功耗;最后,为了优化芯片整体性能,分析其时序路径,并在关键时序路径使用较高电压和较低阈值器件以保障其运行速度,在非关键时序路径降低工作电压并使用高阈值器件以进一步降低功耗。本文的主要技术成果体现在以下几点:（1）基于门控技术降低时钟网络活性的原理,针对可重构TPM芯片的特点,设计了功耗管理单元,提出一种多层次时钟管理系统,可参数化配置寄存器以控制时钟网络的工作模式,使得芯片平均动态功耗下降了28.5%。（2）整合多层次时钟管理技术和功耗管理单元,优化设计了专用的电源管理系统。根据应用场景灵活选择芯片工作模式,在TPM加解密算法不工作时,关闭其电源和系统主时钟,使得平均泄漏功耗降低了 18.2%,平均动态功耗降低了91.6%。（3）根据芯片各个部分性能特点,在时钟管理、电源管理系统基础上,使用多电压技术和多阈值电压技术,确保芯片整体性能不下降的同时,进一步降低了11.74%的平均动态功耗和73.92%的平均泄漏功耗。最后,基于TSMC 28 nm工艺,设计了低功耗版图,并进行了电压降分析、形式验证、DRC/LVS验证,保证了设计的正确性。
田帆[5]（2019）在《流水线电路结构的全数字锁相环的研究与设计》文中进行了进一步梳理锁相环电路在电子系统是个很重要的模块。其本质上是个闭环反馈控制系统,通过比较输入信号和输出反馈信号的相位差,控制振荡器的输出频率的大小,最后使锁相环的相位锁定。全数字锁相环相比传统锁相环拥有较高的集成度、灵活的配置性和快速的可移植性好的特点。但是,现有全数字锁相环仍然还存在锁相速度慢、功耗高、以及系统设计参数不能够动态调节等问题。本课题针对这些问题提出一种流水线电路结构的全数字锁相环。该锁相环主要由数字鉴相器、数字滤波器、数控振荡器、自动变模电路和自动测频电路构成。其中数字鉴相器采用双D触发器型的鉴相器,数字滤波器由可逆计数器构成,数控振荡器由加扣脉冲电路和N分频器组成。该设计的创新点在于用流水线技术去优化全数字锁相环系统中数字滤波器模块,N分频器,自动变模电路和自动测频电路的电路结构,可以提高系统的锁相速度,降低功耗;实现了对流水线电路结构的锁相环系统参数的动态调节,提高了锁相系统的性能。其中自动变模电路可以根据相位误差变化自动调节数字滤波器的参数的变化,解决锁相速度与系统稳定性之间的矛盾;自动测频电路可以根据输入频率的变化自动调节N分频器的参数,提高了锁相环的频率跟踪速度,扩大了锁相环的锁频范围。该锁相环电路利用超高速集成电路硬件描述语言,采用自上而下的设计方法,并用Altera公司的EP3C40Q240C实现其硬件电路,通过系统仿真实验和硬件实验进行验证,并利用设计软件分析系统的功耗与延时。通过与传统锁相环的对比分析可知,该全数字锁相环可以提高系统的信息处理速度,降低功耗,拓展锁相范围。其锁相速度快,最快可以在2μs完成锁定,锁定范围为10Hz-100MHz,且易于集成,通用性更广。
刘太彬[6]（2018）在《基于IBIS的数字集成电路行为级建模方法研究》文中研究说明近年来,随着航天工业和核工业的发展,电子器件在辐射环境下的总剂量辐照损伤问题日益凸显。而数字器件在现代电子设备中的广泛应用,使得对于数字集成电路抗辐照加固的研究变得日益重要。传统的抗辐照加固过程通常采用“设计-制造-试验”的迭代方法,这种方法费时费力。随着计算机行业的飞速发展以及计算机仿真技术的兴起,期望可以用计算机仿真模拟的方法替代传统的抗辐照加固手段,以最大限度地节省人力、物力、财力。为了对数字电路系统的总剂量辐照效应进行仿真,需要获取系统中元器件的总剂量辐照效应模型。目前关于器件的总剂量效应（Total Ionizing Dose Effects,TID）建模方法,大都依赖于器件的具体工艺,且模型复杂,计算代价较高,在面对大规模集成电路建模仿真时有较大缺陷。本论文基于此现状,希望提出一种面向数字集成电路的通用的行为级建模方法,以提高模型的普适性,简化模型的构造过程,同时降低仿真的计算成本。具体而言,本文主要工作如下。首先,本论文在分析现有模型优缺点的基础上提出了一种数字集成电路行为级建模方法（简称FuncIBS建模方法）,可以用来刻画数字器件的功能特性和传输特性。该方法将数字集成电路划分为逻辑功能区和输入输出（Input/Output,I/O）缓冲区,其中I/O缓冲区的电气特性由输入输出缓冲区信息规范（Input/Output Buffer Information Specification,IBIS）进行表征,功能区的行为逻辑由硬件描述语言进行描述。整个模型最终由模拟和混合信号硬件描述语言（Analog and Mixed-Signal Extensions to VHDL,VHDL-AMS）进行编程实现。接着,为了对FuncIBS模型的置信度进行分析,论文提出了一种基于相似度和匹配度的双指标误差分析法,并利用该方法对FuncIBS模型进行置信度分析。除此之外,论文还设计了一个简单的二分频电路系统,利用FuncIBS建模方法对系统中的元器件进行建模,并进行了功能分析,验证了FuncIBS建模方法在系统建模中的可行性。最后,论文对总剂量辐照条件下数字器件的损伤机理进行研究,其中IO缓冲电路作为数字器件结构中的重要组成部分,由于其具有电压高,尺寸大等特点,成为总剂量效应的敏感结构。因此,论文主要对逻辑功能正常情况下的数字器件IO缓冲区总剂量辐照效应进行了重点研究,并在常态的FuncIBS模型上考虑总剂量辐照效应因素,建立了数字器件的FuncIBS总剂量效应模型。最后对FuncIBS总剂量效应模型进行了可行性分析。总结上述工作,本文的创新点主要体现在如下几个方面:一、本文提出的FuncIBS建模方法,是一种面向数字集成电路的建模方法。该方法不依赖于器件的具体工艺参数,理论上可以对任何具备缓冲区的商用数字器件进行建模;二、提出了一种基于相似度和匹配度的双指标误差求解方法,旨在为模型的置信度提供一种评判标准;三、将行为级研究方法引入到数字器件的总剂量效应建模中,降低了建模难度,并且所构建的模型结构简单,计算速度快,在面对大规模集成电路仿真时优势明显。
潘慧峰[7]（2018）在《数字集成电路设计中的Vhdl应用探讨》文中指出现代数字电子技术的高速发展使得传统的数字电路设计模式已经无法跟上时代的需求。在未来,通过硬件描述语言来辅助设计也是未来电路设计的发展趋势。Vhdl的出现让现代电子产品设计得到了完善,对于今后相关工作也具有重要的促进作用。
严梓扬,苏成悦,张宏鑫[8]（2017）在《Vhdl在数字集成电路设计中的应用分析》文中进行了进一步梳理随着数字电子技术的发展,传统的数字电路设计方法已不能满足现代数字集成电路系统设计要求,借助硬件描述语言完成硬件设计成为电子设计的趋势。Vhdl是现数字集成电路设计应用语言,是现代电子产品设计电路逐步完善的重要组成部分,本文概述了Vhdl的内涵和特点,分析了Vhdl在数字集成电路中应用的基本界面设计、多平台融合、集成化运行、编程项目融合、模块工具集中化、进制计算融合等技术,积极拓展新型技术在数字集成电路设计整体中的合理性融合,促进我国现代新技术的融合发展。
沈宗果[9]（2017）在《EDA技术在数字电子电路设计中的实践应用》文中指出随着数字电子电路设计的不断发展,传统的设计技术已经不能够满足市场的需要,因此,急需一种全新的设计技术的出现以促进企业的竞争能力,并且推动我国数字电子电路设计领域的快速发展。本文以EDA技术的特点为出发点,对其设计流程进行简要的介绍,然后对可编程逻辑器件PLD与硬件描述语言VHDL进行着重分析,最后通过具体的应用案例对EDA技术在数字电子电路设计中的实践应用进行分析。
陈惠娟[10]（2015）在《关于数字电子电路设计之中EDA技术的应用探究》文中指出在数字电子电路设计领域,引入和应用EDA技术已然成为一种趋势。本文首先介绍了EDA技术及其设计流程,然后讨论了EDA技术两个基本要点（可编程逻辑器件PLD、硬件描述语言VHDL）,最后结合实例说明了EDA技术应用于数字电子电路设计的优势,以期为业内人士提供有益参考。
二、VHDL在数字集成电路设计中的应用（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、VHDL在数字集成电路设计中的应用（论文提纲范文）
（1）图形化硬件描述语言的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 图形化编程语言研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 图形化硬件描述研究现状 |
| 1.3.1 国外研究现状 |
| 1.3.2 国内研究现状 |
| 1.4 本文创新点及难点概述 |
| 1.5 本文章节安排 |
| 第二章 图形化IP封装引用的研究 |
| 2.1 IP封装引用的需求分析 |
| 2.2 FPGA芯片资源的IP核封装 |
| 2.2.1 EBRIP |
| 2.2.2 PLLIP |
| 2.3 IP硬核测试 |
| 2.4 第三方Verilog代码引用 |
| 2.4.1 External组件概述 |
| 2.4.2 应用实例——FIR滤波器I |
| 2.5 本章小结 |
| 第三章 图形化硬件描述语言的泛型研究 |
| 3.1 复杂电路的图形化迭代设计难点分析 |
| 3.2 高级编程语言的泛型特性介绍 |
| 3.3 图形化硬件描述语言的泛型实现 |
| 3.3.1 层次式电路设计概述 |
| 3.3.2 图形化硬件描述语言的泛型构建 |
| 3.3.3 源代码实现 |
| 3.4 泛型实现案例 |
| 3.4.1 FIR滤波器II |
| 3.4.2 图像卷积 |
| 3.5 本章小结 |
| 第四章 图形化验证的Testbench研究 |
| 4.1 Testbench测试验证概述 |
| 4.2 Blockly源码解析 |
| 4.2.1 Toolbox和 Flyout的创建 |
| 4.2.2 Flyout拖动创建代码块 |
| 4.2.3 生成可执行的代码 |
| 4.3 Testbench的图形化编程实现 |
| 4.3.1 blockly TB主页面设计 |
| 4.3.2 DUT例化 |
| 4.3.3 强类型变量的支持 |
| 4.3.4 Task封装和复用 |
| 4.3.5 系统任务和函数的封装 |
| 4.4 blockly TB的应用实例 |
| 4.5 本章小结 |
| 第五章 Digiblock平台概述 |
| 5.1 Digiblock平台组成 |
| 5.2 RISC-V汇编仿真器简介 |
| 5.3 图形化验证平台使用 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 附录1 生成FIR滤波器输入信号序列的MATLAB代码 |
| 附录2 模M计数器的Verilog代码 |
| 攻读博士/硕士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
（2）建立基于0.13μm工艺线的抗辐照标准单元库的技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本文研究内容和论文结构 |
| 第二章 标准单元库设计基础理论 |
| 2.1 标准单元库组成和设计流程 |
| 2.2 电路图库设计原则 |
| 2.2.1 P/N晶体管尺寸确定 |
| 2.2.2 CMOS电路优化方法 |
| 2.3 版图库设计原则 |
| 2.3.1 标准单元的高度 |
| 2.3.2 电源/地线的宽度 |
| 2.3.3 标准单元PIN脚设计 |
| 2.3.4 晶体管布局设计 |
| 2.4 本章小结 |
| 第三章 抗辐照标准单元库设计 |
| 3.1 电流源模型 |
| 3.2 组合单元加固措施 |
| 3.3 D触发器加固 |
| 3.3.1 电路结构设计及仿真 |
| 3.3.2 版图设计 |
| 3.4 本章小结 |
| 第四章 标准单元库时序表征 |
| 4.1 时序信息文件 |
| 4.1.1 功耗计算模型 |
| 4.1.2 时序计算模型 |
| 4.1.3 PIN脚电容 |
| 4.2 标准单元表征 |
| 4.2.1 输入文件准备 |
| 4.2.2 时序表征流程 |
| 4.3 本章小结 |
| 第五章 标准单元物理信息提取 |
| 5.1 物理信息提取流程 |
| 5.2 LEF文件 |
| 5.3 本章小结 |
| 第六章 标准单元库的验证 |
| 6.1 逻辑综合验证 |
| 6.1.1 库格式转换 |
| 6.1.2 综合基本流程 |
| 6.2 布局布线验证 |
| 6.2.1 布局布线输入文件 |
| 6.2.2 布局布线基本流程 |
| 6.3 本章小结 |
| 第七章 全文工作总结与展望 |
| 7.1 全文工作总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间取得的成果 |
（3）基于FPGA加速的车辆检测方法研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题意义及背景 |
| 1.2 相关领域的研究现状 |
| 1.3 相关领域的技术难点 |
| 1.4 论文主要研究内容 |
| 1.5 论文组织结构 |
| 第2章 基于FPGA加速的车辆检测系统总体结构 |
| 2.1 系统总体结构 |
| 2.2 Zynq芯片介绍 |
| 2.2.1 FPGA的介绍 |
| 2.2.2 FPGA的开发背景 |
| 2.2.3 VHDL的介绍 |
| 2.2.4 Verilog HDL语言 |
| 2.2.5 ARM芯片介绍 |
| 2.2.6 ARM芯片的发展前景 |
| 2.3 OV5640 摄像头 |
| 2.4 开发工具介绍 |
| 2.4.1 Vivado开发工具 |
| 2.4.2 Vivado HLS开发工具 |
| 2.4.3 Petalinux简介 |
| 2.5 本章小结 |
| 第3章 车辆检测识别相关算法 |
| 3.1 对图像的预处理 |
| 3.1.1 图像对比度增强 |
| 3.1.2 RGB格式转YCr Cb格式 |
| 3.2 常用的车辆特征提取算法 |
| 3.2.1 HOG特征提取算法 |
| 3.2.2 LBP特征提取算法 |
| 3.2.3 Haar特征提取算法 |
| 3.2.4 各算法的优缺点比较 |
| 3.3 常用的车辆分类算法 |
| 3.3.1 Adaboost分类器 |
| 3.3.2 人工神经网络分类器 |
| 3.3.3 SVM分类器 |
| 3.4 目标检测窗口算法 |
| 3.4.1 图像金字塔法 |
| 3.4.2 滑动窗口法 |
| 3.5 本章小结 |
| 第4章 基于FPGA加速的车辆检测系统的实现 |
| 4.1 总体设计 |
| 4.1.1 设计流程 |
| 4.1.2 设计优势 |
| 4.2 VDMA设计 |
| 4.2.1 AXI接口协议 |
| 4.2.2 AXI VDMA IP核设置 |
| 4.2.3 VDMA驱动程序 |
| 4.3 帧缓存技术 |
| 4.4 FPGA硬件加速 |
| 4.4.1 RGB转 YCr Cb格式的实现 |
| 4.4.2 增强图像对比度的实现 |
| 4.5 搭建嵌入式开发环境 |
| 4.5.1 定制Linux内核、设备树、根文件 |
| 4.5.2 ZYNQ版 OpenCV库编译 |
| 4.6 实时道路情况检测系统软件设计 |
| 4.6.1 选取数据集 |
| 4.6.2 级联分类器的训练 |
| 4.6.3 车辆检测程序 |
| 4.7 本章小结 |
| 第5章 实验结果展示及分析 |
| 5.1 系统调试 |
| 5.2 实验结果及分析 |
| 5.2.1 硬件加速结果分析 |
| 5.2.2 软件系统结果分析 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文和获得的科研成果 |
| 致谢 |
（4）基于标准28 nm CMOS工艺的可重构TPM芯片低功耗设计研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 TPM芯片技术现状 |
| 1.3 关键技术及研究进展 |
| 1.3.1 门控时钟技术 |
| 1.3.2 门控电源技术 |
| 1.3.3 多电压技术 |
| 1.4 主要工作及章节安排 |
| 第二章 低功耗原理与设计方法 |
| 2.1 引言 |
| 2.2 数字集成电路功耗理论 |
| 2.2.1 动态功耗 |
| 2.2.2 泄漏功耗 |
| 2.3 低功耗技术原理 |
| 2.3.1 门控时钟技术原理 |
| 2.3.2 门控电源技术原理 |
| 2.3.4 多电压技术原理 |
| 2.4 本章小结 |
| 第三章 可重构TPM芯片时钟管理设计 |
| 3.1 引言 |
| 3.2 系统总体架构 |
| 3.3 时钟管理电路设计 |
| 3.3.1 时钟管理模式设计 |
| 3.3.2 时钟管理RTL设计 |
| 3.4 时钟管理设计验证 |
| 3.4.1 时钟管理设计仿真 |
| 3.4.2 时钟管理逻辑综合 |
| 3.5 本章小结 |
| 第四章 可重构TPM芯片电源管理设计 |
| 4.1 引言 |
| 4.2 电源管理电路架构 |
| 4.3 电源管理电路设计 |
| 4.3.1 功耗管理单元设计 |
| 4.3.2 电源意图文件设计 |
| 4.4 电源管理设计验证 |
| 4.4.1 电源管理功能仿真 |
| 4.4.2 电源管理逻辑综合 |
| 4.5 本章小结 |
| 第五章 可重构TPM芯片多电压设计 |
| 5.1 引言 |
| 5.2 多电压系统架构 |
| 5.3 多电压电路设计 |
| 5.3.1 多电压意图设计 |
| 5.3.2 多电压逻辑综合 |
| 5.4 多电压设计验证 |
| 5.4.1 多电压设计仿真验证 |
| 5.4.2 多电压设计形式验证 |
| 5.4.3 多电压设计功耗对比 |
| 5.5 本章小结 |
| 第六章 28 nm工艺可重构TPM芯片低功耗版图设计及验证 |
| 6.1 引言 |
| 6.2 低功耗可重构TPM芯片版图设计 |
| 6.2.1 布局规划 |
| 6.2.2 时钟树设计 |
| 6.2.3 布线及完整性设计 |
| 6.3 低功耗可重构TPM芯片验证 |
| 6.3.1 形式验证 |
| 6.3.2 DRC和LVS |
| 6.4 低功耗可重构TPM芯片电压降分析 |
| 6.5 本章小结 |
| 第七章 总结展望 |
| 7.1 工作总结 |
| 7.2 工作展望 |
| 参考文献 |
| 致谢 |
| 硕士期间的科研成果 |
（5）流水线电路结构的全数字锁相环的研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究意义 |
| 1.2 国内外研究现状 |
| 1.3 文章的主要结构 |
| 第2章 锁相环简介与建模分析 |
| 2.1 模拟锁相环 |
| 2.2 数模混合锁相环 |
| 2.3 全数字锁相环 |
| 2.3.1 数字鉴相器 |
| 2.3.2 数字滤波器 |
| 2.3.3 数控振荡器 |
| 2.4 锁相环的主要应用和性能指标 |
| 2.4.1 锁相环的主要应用 |
| 2.4.2 锁相环的主要性能指标 |
| 2.5 自动变模的全数字锁相环的数学模型 |
| 2.5.1 二阶系统的数学模型分析 |
| 2.5.2 自动变模的全数字锁相环的数学模型分析 |
| 2.6 本章小结 |
| 第3章 流水线电路结构的全数字锁相环设计 |
| 3.1 流水线技术 |
| 3.1.1 流水线技术的工作原理 |
| 3.1.2 流水线技术在FPGA中的应用 |
| 3.2 流水线电路结构的全数字锁相环设计方案 |
| 3.2.1 双D触发鉴相器 |
| 3.2.2 流水线自动变模电路 |
| 3.2.3 流水线可变模数字滤波器 |
| 3.2.4 加扣脉冲控制电路 |
| 3.2.5 流水线N分频器 |
| 3.2.6 流水线自动测频电路 |
| 3.3 本章小结 |
| 第4章 系统仿真与硬件测试 |
| 4.1 系统顶层电路设计及仿真 |
| 4.1.1 系统的仿真结果 |
| 4.1.2 系统的仿真分析 |
| 4.2 硬件测试结果 |
| 4.3 本章小结 |
| 第5章 总结与展望 |
| 5.1 研究工作总结 |
| 5.2 未来展望 |
| 参考文献 |
| 发表论文及科研情况说明 |
| 致谢 |
（6）基于IBIS的数字集成电路行为级建模方法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 课题研究现状 |
| 1.3 课题研究内容 |
| 1.4 论文组织结构 |
| 第二章 FuncIBS建模背景及相关知识 |
| 2.1 FuncIBS建模方法背景简介 |
| 2.2 IBIS模型简介 |
| 2.3 VHDL-AMS简介 |
| 2.4 本章小结 |
| 第三章 FuncIBS行为级建模方法 |
| 3.1 IBIS宏模型 |
| 3.2 输入缓冲区VHDL-AMS实现 |
| 3.3 输出缓冲区VHDL-AMS实现 |
| 3.4 构建数字集成电路的FuncIBS模型 |
| 3.5 本章小结 |
| 第四章 FuncIBS模型的置信度评估 |
| 4.1 常用置信度评估方法 |
| 4.2 基于相似度和匹配度的双指标误差分析法 |
| 4.3 FuncIBS模型置信度分析 |
| 4.4 FuncIBS模型在系统级建模中的可行性 |
| 4.5 本章小结 |
| 第五章 FuncIBS总剂量效应建模方法 |
| 5.1 总剂量辐照效应 |
| 5.2 I/O缓冲区总剂量效应分析 |
| 5.2.1 辐照对GNDClamp和POWERClamp特性的影响 |
| 5.2.2 辐照对Pullup和Pulldown特性的影响 |
| 5.2.3 辐照对RAMP(Rising&FallingWaveform)特性的影响 |
| 5.3 FuncIBS总剂量效应辐照模型构建 |
| 5.3.1 IBIS上拉下拉数据的提取 |
| 5.3.2 IBIS箝位数据的提取 |
| 5.3.3 IBIS波形转换数据的提取 |
| 5.4 FuncIBS总剂量效应建模方法可行性分析 |
| 5.5 本章小结 |
| 第六章 总结和展望 |
| 6.1 论文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）数字集成电路设计中的Vhdl应用探讨（论文提纲范文）
| 1. Vhdl简介 |
| 1.1 Vhdl的概念 |
| 1.2 Vhdl的特点 |
| 1.3 Vhdl的程序结构 |
| 1.3.1 库 |
| 1.3.2 程序包 |
| 1.3.3 实体 |
| 1.3.4 结构体 |
| 1.3.5 配置 |
| 2. 数字集成电路设计中对Vhdl的应用 |
| 2.1 Vhdl融合进制计算 |
| 2.2 Vhdl集中模块工具 |
| 2.3 Vhdl融合编程设计 |
| 2.4 Vhdl的集成化运行 |
| 2.5 Vhdl融合多个平台 |
| 2.6 Vhdl在基本界面设计中的作用 |
| 3. Vhdl在数字集成电路设计中的具体例子 |
| 4. 结语 |
（8）Vhdl在数字集成电路设计中的应用分析（论文提纲范文）
| 0 引言 |
| 1 Vhdl的概述分析 |
| 1.1 内涵 |
| 1.2 特点 |
| 2 Vhdl在数字集成电路设计中的应用 |
| 2.1 基本界面设计应用 |
| 2.2 多平台融合 |
| 2.3 集成化运行 |
| 2.4 编程设计融合 |
| 2.5 模块工具集中化 |
| 2.6 进制计算融合 |
| 3 结语 |
（10）关于数字电子电路设计之中EDA技术的应用探究（论文提纲范文）
| 1.EDA技术及其设计流程 |
| ■ 1.1EDA技术基本特征 |
| ■ 1.2EDA技术设计流程 |
| 2.可编程逻辑器件PLD |
| 3.硬件描述语言VHDL |
| 4.现代数字电子电路设计之中EDA技术应用实例 |
| ■ 4.1 所用器件 |
| ■ 4.2 设计方法 |
| 4.2.1 计数器VHDL语言描述 |
| 4.2.2 译码显示电路设计。 |
| 4.2.3 顶层设计 |
| ■ 4.3 编译下载 |
| 5.结束语 |
四、VHDL在数字集成电路设计中的应用（论文参考文献）
- [1]图形化硬件描述语言的研究与实现[D]. 杨婷. 华南理工大学, 2020(02)
- [2]建立基于0.13μm工艺线的抗辐照标准单元库的技术研究[D]. 张黛梦. 电子科技大学, 2020(08)
- [3]基于FPGA加速的车辆检测方法研究[D]. 刘畅. 沈阳理工大学, 2020(08)
- [4]基于标准28 nm CMOS工艺的可重构TPM芯片低功耗设计研究[D]. 苏结斌. 厦门大学, 2019(07)
- [5]流水线电路结构的全数字锁相环的研究与设计[D]. 田帆. 南华大学, 2019(01)
- [6]基于IBIS的数字集成电路行为级建模方法研究[D]. 刘太彬. 西安电子科技大学, 2018(02)
- [7]数字集成电路设计中的Vhdl应用探讨[J]. 潘慧峰. 电子世界, 2018(07)
- [8]Vhdl在数字集成电路设计中的应用分析[J]. 严梓扬,苏成悦,张宏鑫. 自动化与仪器仪表, 2017(05)
- [9]EDA技术在数字电子电路设计中的实践应用[J]. 沈宗果. 电子制作, 2017(07)
- [10]关于数字电子电路设计之中EDA技术的应用探究[J]. 陈惠娟. 电子制作, 2015(23)