一、双电源电平转换收发器提供全位宽灵活性（论文文献综述）
诸俊辉[1]（2021）在《基于FPGA的本地多端口计算加速设备设计及实现》文中指出随着万物互联时代的来临,数据规模不断增加的同时,数据的类型也向着多元化迅速发展。在摩尔定律逐渐失效的背景下,传统的CPU主机已无法满足大量非结构化数据的计算需求。想要解决这一问题,不能单纯依靠系统规模的提升,而是需要为CPU主机添加不同架构的数据运算单元。为此,根据异构计算的思想理念,本文提出并实现了一种基于FPGA的本地多端口计算加速设备。设备采用FPGA作为主要计算单元,通过就近完成主机计算任务卸载,从而降低主机CPU负载并提升计算性能表现。设备包含12个计算端口,使用端口仲裁机制为多台主机提供数据计算服务。同时,配合拓展接口,可搭建不同规模大小的异构计算系统。设备的硬件系统以Xilinx ZYNQ Ultra Scale+异构处理器（FPGA+ARM）作为核心,主要外设包括12个10G SFP+接口用于数据传输、8片两组DDR4颗粒用于数据存储、2个40G QSFP+接口用于设备拓展。电路板采用14层结构,板上共有1540个元器件、1054个网表及4872个连接,包括17路电源生成系统,最高串行信号速率10.3125Gbps,最高并行总线速率2666Mbps。为了应对SI、PI问题,在PCB设计过程中采取了叠层结构排布、电源退耦网络、严格控制阻抗、约束走线时延、优化布线拓扑等手段。结合理论计算与仿真验证,共同确保了电源分配系统的稳定以及信号的正确传递。在软件系统中,利用FPGA低时延高并发的特点,完成了主机与设备之间高效率数据传输、计算端口的总线仲裁、计算任务的硬件实现。在执行Tiny-YOLO网络计算时,设备为主机降低了62.9%的计算时延并提高了8.79倍的吞吐率。此外,通过嵌入式软件设计提供了设备的控制管理页面。本设备具有高度的灵活性及可拓展性、能够在本地为现有CPU主机服务器提供异构计算的能力,具有实际应用价值。
王娜[2]（2021）在《基于FPGA的分布式视频处理平台设计》文中研究指明超高清视频产业的发展,在某些应用场合对视频的无压缩传输与无损处理两大技术提出了更高的要求。然而目前,在超高清视频领域的技术研究多依赖有损压缩实现视频传输与处理且传输距离受到自身信号、线缆、环境等因素影响存在一定限制。因此,一个完备的无压缩远距离高速传输与无损实时处理的解决方案是推动超高清视频产业特殊市场应用的极大助力。本文从项目的实际需求出发,结合应用场景,设计了一套基于FPGA的分布式视频处理平台,面向4K、8K等超高清视频,提供无压缩远距离高速传输、分布式无损实时处理与输出显示功能。平台由上位机、本地视频输出板卡、分布式视频处理板与显示屏四部分组成,上位机实现用户交互并驱动板卡PCIe接口获取视频数据;本地视频输出板卡通过SFP+接口将无压缩视频数据传输至分布式视频处理板;分布式视频处理板通过SFP+接口实现系统级联扩展并完成视频数据的无损实时处理,最后经HDMI接口输出;显示屏接收处理结果进行呈现。本系统硬件设计围绕核心的分布式视频处理板展开,采用14层叠层结构,完成共计1423个元器件、1020个信号网表、4607个电气连接的高速PCB设计。整个设计过程围绕SI、PI与EMC,通过理论计算与工具仿真,进行问题分析、互连设计与结果验证。同时,配合硬件设计完整的分布式视频处理的平台软件。包括:上位机软件,基于C与C#语言实现用户交互界面与PCIe板卡驱动;本地视频输出板卡软件,基于Verilog语言实现视频数据的PCIe接收、UDP组包与SFP+发送;分布式视频处理板软件,基于Verilog与C语言实现视频数据的SFP+接收、UDP解包、重组处理与HDMI输出。本文所设计的分布式视频处理平台,软硬件功能完备且性能优越,为超高清视频的无压缩远距离高速传输与分布式无损实时处理及显示提供了可拓展的解决方案,创新的架构与软硬件设计成果具有实际的应用价值。
王友[3]（2021）在《多协议实时网络数据转换系统硬件设计》文中研究说明分布式数据采集系统具有可靠性高、适应能力强、实时性好等特点,被广泛运用于海洋勘探、水下预警等领域。数据转换系统作为分布式数据采集系统的重要组成部分,负责接收前端采样数据并进行预处理,通过多种协议接口实时传输至后端信号处理设备。研发支持高带宽、多协议传输的数据转换系统具有较高的工程实用价值。多协议实时网络数据转换系统以PowerPC系列嵌入式CPU和Xilinx Artix-7系列FPGA组成异构计算平台,实现前端采样数据接收、数据预处理、数据缓存与传输等功能,通过多种对外接口与后端信号处理设备通信。系统通过ATM接口接收前端采集系统的采样数据,由嵌入式CPU完成预处理,通过GMII接口与FPGA实现高带宽通信,完成数据转发;通过多路并行LVDS接口与数据存储装置通信,实现数据记录、回放功能;通过多路并行RS485接口与数据处理设备交互;通过多路千兆网络接口与网络交换设备交互。本文对所设计的样机系统进行了信号完整性仿真验证,测试了系统硬件电路与关键信号质量;完成了接口功能验证并测试了样机的整体功能。经测试,系统功能及指标达到了设计要求。
张思洁[4]（2020）在《量子通信中CVQKD实验的电子学系统研制》文中提出随着通信工程的快速发展,信息安全受到越来越多的关注。在如今这个大数据、信息化的时代,信息泄漏事件时有发生。现有的依靠数学复杂性而形成的密码系统远远不能满足社会的安全需求。而在信息领域,量子特性拥有着独特的功能,在确保信息安全、增大信息容量等方面有望突破现有经典信息系统的极限。近年来,量子信息在理论、实验和应用领域都取得重要突破。其中,量子保密通信是以量子物理定律作为安全保障,并结合了经典密码学以及经典通信理论的交叉学科。作为量子力学和电子信息科学、计算机科学相结合的一个新型研究领域和实用化技术,量子保密通信在一定程度上已经实现了商业应用,而且具有广阔的市场应用前景,尤其是在军事、金融、信息密保等领域。在量子通信领域中,量子密钥分发（QKD）能够使两个远端的通信方Alice和Bob实现在理论上的无条件的安全通信。QKD实验系统主要包括光学系统（激光器、幅度调制器、相位调制器、可调光衰减器、电控偏振控制器等）、探测器系统（同步光探测器、单光子探测器、零差探测器等）和电子学系统。本论文作者在博士期间的主要工作是集中在QKD实验系统中的电子学系统的研制工作上,包括对高斯调制的连续变量QKD（CVQKD）实验系统中光学系统组件的控制和调节、对高斯调制CVQKD中探测器系统的数据获取和数据后处理、以及随机数的产生等,还有对测量设备无关的QKD（MDIQKD）实验系统中幅度调制器和相位调制器的控制。根据CVQKD实验的设计目标,电子学系统分为光源控制系统和主控系统。光源控制系统主要负责对光学组件直接调控。为100kHz的同步光激光器提供支持;为调制器提供的驱动电压脉冲的重复频率为20MHz,平坦区域宽度为10ns,脉冲延迟调整步长值为10ps,延迟范围为50ns,且脉冲信号的上升沿和下降沿均小于2ns;而且能够产生多路0V～5V范围内的稳定的电压,为不同的光学组件（调制器、激光器、电可变衰减器、电偏振控制器、甄别器等）提供驱动。光源控制系统的性能满足其设计要求。CVQKD实验的主控系统主要负责数据获取、数据后处理、随机数的产生等。实现了系统所需的时钟800 MHz和400 MHz的高频时钟的产生,并且质量较好,占空比基本为50%,具有可忽略不计的晃动。用于高速数据采集的ADC动态性能良好,信噪比好于55.31 dB、信噪失真比好于52.71 dB、有效分辨率高于8.46 bit,且能达到9.07 bit（200 MHz）。系统所产生的高斯随机数验证符合高斯分布,期望值μ为32771,标准差。为12383,而且数据率能够满足系统需求。通过ASIC芯片获得的两路随机数验证符合均匀分布,且远大于系统所需的数据率。并成功地实现了基于FPGA的千兆以太网通信。对于CVQKD实验来说,本论文所研制的电子学系统各项性能指标均能满足高斯调制的CVQKD实验要求。根据MDIQKD实验对调制信号的需求,研制的电压脉冲发生器在输出脉冲频率为75 MHz,负载为50 Ω的情况下,最大输出幅度高达8 V,输出脉冲的上升和下降时间低至500 ps。而且能够使强度调制器达到最佳性能,消光比实现10000:1量级,最终系统的时间态误码率约为0.034%,相位态误码率约为28%,满足了实验的设计要求。本文首先介绍了 QKD相关的理论基础、相关协议和实验进展,接着介绍了基于高斯调制的CVQKD实验系统,重点介绍了整套电子学系统的各个部分（包括光源控制系统和主控系统）的详细设计情况。然后介绍了 MDIQKD实验系统的结构,并详细阐述了电子学系统中的电压脉冲发生器模块的具体设计细节。最后给出了以上这些电子学模块的重要指标测试情况。本论文在量子通信中的电子学系统的研制方面有以下创新点:1、针对高斯调制的CVQKD实验系统,对高速数据采集、千兆以太网通信、高速并行高斯真随机数生成等关键技术进行研究,完成了电子学主控系统的设计,研发了一套多功能的光源控制系统来实现对激光器、调制器、电可调光衰减器、电控偏振控制器等光模块的控制和调节。2、在高斯调制CVQKD电子学系统的设计中,发送方Alice和接收方Bob的主控系统和光源控制系统采用了一致性设计,节约电子学的研发成本,缩短了研发周期,有利于后期维护。并且在随机数生成部分,利用国产的小体积、低功耗随机数发生器ASIC芯片,降低了系统的空间占用与功耗。3、针对MDIQKD实验系统的调制器对调制信号的需求,专门研发了一款多通道、高速、高带宽、高驱动能力、实时可调的电压脉冲发生器,提高了系统集成化,保障实验顺利完成并取得了很好的科研成果。
王振宇[5]（2020）在《多通道同步数据采集系统设计》文中研究表明多通道同步数据采集设备主要应用在类似于空气动力学分析、人体生理电信号采集、机械状态监控、相控阵等这类大型测试任务中,任务的普遍特点在于要求较多通道并行采集、同时对于数据的同步性具有较高要求。针对现有数据采集设备通道数不足、同步性能较差的缺点,本文设计了一种并行测试通道多达224个、且具有较高同步性能的模块化数据采集系统。本文首先分析了同步性在并行数据采集任务中的重要意义,分析系统所需的各项性能指标;其次根据技术指标,提出了基于PXIe总线的模块化系统设计方案,并以此为基础,从硬件电路、固件逻辑、系统软件三个方面展开了对系统设计实现的论述。在硬件设计方面,首先从信号前端调理、测试数据的存储与传输等方面介绍了数据流路径的设计;其次根据对PXIe背板定时触发总线工作机制与原理的分析、时钟同步误差的来源与分配等方面详细介绍了时钟信号路径设计;最后对系统的电源管理路径进行了设计。在采集模块固件逻辑的设计上,采用自顶向下的设计方法,从TLP编解码逻辑、外部接口逻辑设计、自定义寄存器、以及多卡同步逻辑设计四个部分对固件逻辑的设计进行详细介绍。在系统软件的设计上,编写了针对不同功能类的设备驱动,并主要对中断处理与DMA中断的配置与工作过程进行了详细介绍;利用Qt编写了系统控制与数据显示的上位机软面板。通过搭建测试环境,本文最后对系统的采样精度、动态性能、时钟同步误差、以及相位差分辨精度这4项性能指标进行了测试。本文所设计的多通道同步数据采集系统可以支持最多224个通道并行采样,实验测试数据表明,校准后系统满量程绝对采样精度1‰,信纳比优于100d Bc,采样模块间采样时钟同步精度优于500ps,可分辨频率1k Hz、幅值10V正弦信号的最小相位差优于±0.050°,显着提升了此类测试设备的通道数目与同步性能。
赵校朋[6]（2020）在《基于DSP与FPGA的传声器阵列采集系统研究与设计》文中认为传声器阵列采集系统是声成像的基础,是噪声控制、故障诊断、低噪声设备研制等领域中的一个重要应用。受中国科学院声学研究所委托要求,本文研究设计了一款基于DSP与FPGA的传声器阵列采集系统。本文首先对传声器阵列采集技术进行了分析与研究,分析对比了几种重要的成像算法,对其应用场合、优缺点进行对比分析,最终采用了波束形成算法作为本设计的核心算法,并进行了相应的仿真分析。针对委托方提出的具体需求进行分析,采用低噪声MEMS麦克风传感器组成阵列,对外界声音信号进行采集;采用高精度ADC芯片ADI7768对64路音频信号进行同步采样与转换;采用低成本、高速FPGA芯片EP4CE10F17C7N设计相应的数据接口对转换后的大量数据进行接收与缓存;采用高性能、低功耗DSP芯片TMS320C6678对采集到的数据进行读取与成像处理;采用快速以太网PHY控制器88E1111实现数据的实时上传,以保证大流量数据的无阻塞传输。根据设计要求对硬件系统进行分析,并完成主要器件选型。根据分析以及选型结果进行了硬件系统的设计,包括原理图以及PCB图的绘制。并根据所绘制原理图,进行了程序部分的设计。本文对常见的波束形成算法进行了 MATLAB仿真,分析它们的优缺点,并选择LCMV算法进行改进。本文还分析了 FIR数字滤波器和按时间抽选的基2 FFT快速傅里叶变换,并进行了 MATLAB仿真,以验证其性能。通过MATLAB仿真证明,数字滤波器、快速傅里叶变换以及波束形成算法性能均满足设计要求。
许睿[7]（2020）在《基于关联成像的水下激光成像系统设计与实现》文中研究指明关联成像,又称为“鬼成像”,是近年来新兴的一种成像技术。因为其良好的抗干扰特性,成为光学和量子领域研究的热点之一。相比于传统的水下声呐成像技术和水下激光成像技术,关联成像利用桶型探测器进行光束采集,大大提高了探测距离。因此研究基于关联成像的水下激光成像技术对未来的海洋探测和开发具有重要意义。本文针对基于关联成像的实际工程应用,设计了一个基于关联成像的水下激光成像系统。本文完成的主要工作如下:1、从关联成像的基本原理和基本模型切入,重点研究了关联成像中影响图像质量的因素和常用散斑场矩阵。其次结合水体对光的吸收和散射作用对水下环境使用关联成像进行探测的优势进行了分析。最后基于计算关联成像模型设计了水下激光成像系统的整机方案。2、根据水下激光成像系统总体设计方案设计了能够与光学系统紧密配合工作的水下激光成像硬件平台,包括具备外触发式同步时序控制功能和激光回波信号采集功能的信号采集板和集成高性能FPGA和多核DSP的信号处理板。同时在水下激光成像硬件平台内部、水下激光成像硬件平台与上位机之间构建了包括SRIO、JESD204B等数据传输交互网络。3、基于水下激光成像硬件平台,根据FPGA和DSP的特点,通过合理的功能划分设计了具体的FPGA和DSP实现方案。根据实现方案,在FPGA中实现了计算关联成像算法的硬件加速和目标回波信号的采集功能,在DSP中实现了双线性图像插值算法。同时利用水下激光成像硬件平台内部的高速串行数据传输交互网络和串口、网口等资源实现了水下激光成像硬件平台内部、水下激光成像硬件平台与上位机之间可靠的指令交互和数据传输功能,保障了水下激光成像系统各项工作流程的实现。最后经过水下成像试验,验证了整个设计的正确性。
林巨征[8]（2020）在《基于FPGA的全数字接收机研究与验证》文中进行了进一步梳理随着无线通信技术的发展,数据的传输速率越来越高,信号带宽越来越宽,2G、3G、LTE、5G等制式的移动通信网络将在较长的一段时间内维持共存,给网络的设计、建设和优化带来了许多挑战。为了提高通信系统的灵活性,软件无线电的方法逐渐应用起来,有利于设计小型化、性能强的通信设备,可应对多种制式、多种频段共存的难题。本文基于软件无线电的原理,研究并验证一种基于FPGA的全数字接收机,从原理和结构出发介绍了全数字接收机与传统模拟接收机的不同。给出了一种基于FPGA的全数字接收机的采样方案,通过MATLAB对接收系统做仿真分析,在Vivado软件中开发FPGA的数字射频信号处理,并上板验证了该全数字接收机。本文研究的主要内容包括:1、基于高速比较器实现的PWM采样。在FPGA集成的Ser Des差分接口的基础上,产生一路参考信号作为PWM采样的参考电压,通过差分接口的高速比较器将模拟射频信号量化成数字信号,替代外置的高速模数转换器,具有高集成度的特点。此外还研究了双通道PWM的多电平采样。2、参考信号对PWM采样效果的影响。参考信号的类型、频率、幅度都是影响PWM采样效果的关键因素,重点分析了参考信号频率与PWM谐波的关系。结合运放、低通滤波器等模块生成参考信号,并通过FPGA实现参考信号频率的动态切换。3、PWM数字信号处理。设计实现可调频的并行数字下变频模块,进一步分析PWM量化规律,结合梳状滤波器原理,提出重建基带信号的译码算法,通过MATLAB仿真验证了算法的可行性,并在FPGA中实现。4、FPGA实验验证。基于Xilinx FPGA开发平台验证双通道PWM多电平采样和参考信号频率动态切换,并采集FPGA处理后的数据,导入VSA软件计算相关指标,与MATLAB仿真结果对比,验证接收机链路的可行性。
简志景[9]（2020）在《等离子体探针电子学系统设计与实现》文中进行了进一步梳理随着科技的进步,低温等离子体技术在半导体掺杂与刻蚀工艺、军事飞机隐身设计以及金属焊接加工等方面得到了越来越广泛的应用。对等离子体的物理状态进行准确诊断是合理利用的前提,静电探针诊断方法因其简单高效而受到关注,然而等离子体温度和密度均横跨多个数量级,这对探针诊断电子学系统提出了挑战。本论文通过调研相关文献对等离子体探针进行了理论分析,给出了明确的性能指标,如电压、电流扫描范围以及采样率和分辨率等。为满足上述测量要求,提出了一整套软硬件系统解决方案,设计的模拟前端板包括测试波形电路、电压放大电路、功率放大电路和仪表运放采样电路等模块,数据采集板则包括FPGA相关电路、DAC波形电路、ADC与模拟调理电路、DDR2读写缓存电路和USB接口电路等模块,这些电路为系统提供了可重构且可靠的硬件支撑。此外,还开发了可视化的上位机软件平台对数据进行处理、保存和显示等。我们对硬件各电路模块和上位机软件分别进行了测试,同样也对电子学系统进行了联合测试,以确定整体性能,包括DDR2读写性能测试、ADC的动态和静态性能测试、DAC的输出测试以及USB传输测试等。经过长时间联合测试,整个系统可以稳定运行,可由用户实现灵活控制。测试结果表明电子学系统实现了预期目标,可以满足实验要求,证明了设计方案的可行性。本论文的创新点有:1)针对等离子体探针诊断的测量要求,设计并实现了一套功能完善的电子学软硬件系统。联合测试结果表明:系统运行稳定,采集数据的结果可靠。2)等离子体扫描波形的类型、幅度、频率等可由上位机灵活控制,波形采用直接数字合成的方式产生,并经过电压放大和功率放大后施加在等离子体探针上。
陈嘉懿[10]（2020）在《基于FPGA的多通道磁共振成像信号采集处理平台设计与实现》文中研究说明磁共振成像技术,凭借其安全、无创、无辐射等优势,被广泛应用于生物医学成像。对成像信号的采集处理,是一台完整的磁共振谱仪中至关重要的一环,其性能优劣将直接影响所得图像的质量。在该领域,我国市场需求缺口大、依赖进口现象明显,因此,设计拥有自主知识产权的高性能磁共振成像信号采集处理平台具有重要的现实意义。结合实际应用场景及合作方需求,本文设计了一整套针对1.5T磁共振成像信号的采集处理平台,包括模拟信号采集预处理、数字信号处理以及数据传输三大部分。其中,模拟采集预处理模块可对输入信号实现63dB的动态幅度调节,并完成16位分辨率的模-数转换;数字信号处理模块可实现基于FPGA的信号处理算法及本地数据缓存;传输模块则包括最高有效数据率达10Gbps的万兆以太网光接口及32Gbps的PCIe接口,均可用于与PC机之间的高速通信。本系统的硬件平台为自主设计的十层数模结合印制电路板,板上包括1306个元器件及3839个信号网络。在设计过程中,借助理论计算、仿真等手段,顺利应对整个系统的信号完整性挑战（包括最高传输速率达10.3125Gbps的高速信号布线）、电源完整性挑战（包括10种电压、14路电源、50个电源网络的设计）以及电磁兼容性挑战（包括数字电路与模拟电路间的相互干扰）。基于该硬件平台,本文自主设计实现了一整套磁共振成像信号软件处理系统,涉及跨多平台的数据交互,包括:FPGA程序设计,用于实现信号处理算法及对各外设控制;MCU程序设计,用于实现本地交互界面设计;上位机程序设计,用于完成远程交互界面设计、数据图像化显示及PCIe驱动的实现。本文所设计的信号采集处理平台,从应用于1.5T磁共振谱仪出发,而通过少量参数修改及芯片更换,可同时兼容于其他场强的设备,具有较强的灵活性。此外,整个设计过程中所融合的软件无线电思想,对医疗超声成像、太赫兹成像及雷达信号处理等领域的相关设计有借鉴作用,因而具有一定的社会意义。
二、双电源电平转换收发器提供全位宽灵活性（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、双电源电平转换收发器提供全位宽灵活性（论文提纲范文）
（1）基于FPGA的本地多端口计算加速设备设计及实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 研究背景与国内外研究现状 |
| 1.1.1 研究背景 |
| 1.1.2 研究现状 |
| 1.2 研究目的与意义 |
| 1.3 本文主要工作、难点与创新点 |
| 1.3.1 本文主要工作 |
| 1.3.2 难点与创新点 |
| 1.4 本文结构安排 |
| 第二章 系统方案及论证 |
| 2.1 设计需求及设计指标 |
| 2.2 系统总体架构 |
| 2.3 方案分析与论证 |
| 2.3.1 数据传输方案 |
| 2.3.2 计算处理器方案 |
| 2.3.3 数据存储方案 |
| 2.3.4 多端口管理方案 |
| 2.3.5 设备拓展方案 |
| 2.4 本章小结 |
| 第三章 硬件系统设计 |
| 3.1 硬件系统框图 |
| 3.2 原理图设计 |
| 3.2.1 核心处理器I/O分配及Bank电平 |
| 3.2.2 电源模块设计 |
| 3.2.3 通信模块设计 |
| 3.2.4 数据缓存模块设计 |
| 3.2.5 复位模块设计 |
| 3.2.6 配置模块设计 |
| 3.2.7 时钟模块设计 |
| 3.2.8 ESD防护设计 |
| 3.3 PCB及互联设计 |
| 3.3.1 传输线理论概述 |
| 3.3.2 信号完整性问题分析 |
| 3.3.3 板层结构及阻抗设计 |
| 3.3.4 高速信号互联设计 |
| 3.3.5 电源完整性设计 |
| 3.4 PCB版图及实物图 |
| 3.5 本章小结 |
| 第四章 软件系统设计 |
| 4.1 软件系统框图 |
| 4.2 FPGA可编程逻辑设计 |
| 4.2.1 主机通信模块 |
| 4.2.2 仲裁模块 |
| 4.2.3 计算加速模块 |
| 4.2.4 设备拓展模块 |
| 4.3 ARM嵌入式软件设计 |
| 4.4 本章小结 |
| 第五章 系统测试与验证 |
| 5.1 硬件电路测试 |
| 5.1.1 电源测试 |
| 5.1.2 时钟及复位测试 |
| 5.1.3 核心处理器测试 |
| 5.1.4 DDR4测试 |
| 5.1.5 SFP+及QSFP+接口测试 |
| 5.2 系统应用测试 |
| 5.2.1 系统搭建与计算任务 |
| 5.2.2 计算加速测试 |
| 5.2.3 多端口计算功能测试 |
| 5.2.4 功耗及资源消耗 |
| 5.2.5 设备性能评估 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要工作总结 |
| 6.2 不足之处及后续工作 |
| 参考文献 |
| 攻读硕士期间的学术成果 |
| 致谢 |
（2）基于FPGA的分布式视频处理平台设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景与国内外研究现状 |
| 1.2.1 研究背景 |
| 1.2.2 国内外研究现状 |
| 1.3 研究目的与意义 |
| 1.4 本文的主要工作、难点与创新点 |
| 1.4.1 本文主要工作 |
| 1.4.2 难点与创新点 |
| 1.5 本文结构安排 |
| 第二章 系统方案设计 |
| 2.1 系统设计指标与总体架构 |
| 2.1.1 系统需求及设计指标 |
| 2.1.2 系统总体架构方案 |
| 2.2 系统方案设计及指标论证 |
| 2.2.1 上位机 |
| 2.2.2 本地视频输出板卡 |
| 2.2.3 分布式视频处理板 |
| 2.2.4 显示屏 |
| 2.3 本章小结 |
| 第三章 系统硬件设计 |
| 3.1 整体硬件方案概述 |
| 3.2 分布式视频处理板原理图设计 |
| 3.2.1 核心处理器设计 |
| 3.2.2 程序执行缓存设计 |
| 3.2.3 视频高速缓存设计 |
| 3.2.4 视频传输接口设计 |
| 3.2.5 视频显示接口设计 |
| 3.2.6 电源网络设计 |
| 3.2.7 时钟及复位设计 |
| 3.3 分布式视频处理板高速PCB设计 |
| 3.3.1 叠层结构设计 |
| 3.3.2 信号完整性设计 |
| 3.3.3 电源完整性设计 |
| 3.3.4 电磁兼容设计 |
| 3.3.5 PCB仿真 |
| 3.3.6 PCB版图及实物展示 |
| 3.4 本章小结 |
| 第四章 系统软件设计 |
| 4.1 整体软件方案概述 |
| 4.2 上位机软件设计 |
| 4.2.1 用户交互界面 |
| 4.2.2 PCIe板卡驱动 |
| 4.3 本地视频输出板卡软件设计 |
| 4.3.1 PCIe接收模块 |
| 4.3.2 UDP组包模块 |
| 4.3.3 SFP+发送模块 |
| 4.3.4 跨时钟域多级FIFO架构 |
| 4.4 分布式视频处理板软件设计 |
| 4.4.1 SFP+接收模块 |
| 4.4.2 UDP解包模块 |
| 4.4.3 跨时钟域多级FIFO架构 |
| 4.4.4 视频数据重组模块 |
| 4.4.5 HDMI输出模块 |
| 4.5 本章小结 |
| 第五章 单板调试与系统测试 |
| 5.1 测试仪器及设备 |
| 5.2 分布式视频处理板单板硬件测试 |
| 5.2.1 电源网络测试 |
| 5.2.2 时钟及复位信号测试 |
| 5.2.3 核心处理器启动测试 |
| 5.2.4 程序执行缓存测试 |
| 5.2.5 视频高速缓存测试 |
| 5.2.6 SFP+接口信号测试 |
| 5.2.7 HDMI接口信号测试 |
| 5.3 分布式视频处理平台系统测试 |
| 5.3.1 平台测试系统搭建说明 |
| 5.3.2 系统功能测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要工作总结 |
| 6.2 不足之处及优化展望 |
| 参考文献 |
| 攻读硕士期间的学术成果 |
| 致谢 |
（3）多协议实时网络数据转换系统硬件设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题的背景和意义 |
| 1.2 相关研究概述 |
| 1.2.1 分布式数据采集系统发展和现状 |
| 1.2.2 异构计算平台概述 |
| 1.2.3 网络协议和通信接口概述 |
| 1.3 主要研究内容和论文组织结构 |
| 1.3.1 主要研究内容 |
| 1.3.2 论文组织结构 |
| 2 系统总体方案设计 |
| 2.1 数据转换系统需求分析 |
| 2.2 数据转换系统硬件整体方案设计 |
| 2.2.1 系统整体方案与芯片选型 |
| 2.2.2 系统功能模块划分 |
| 2.3 本章小结 |
| 3 系统模块详细设计 |
| 3.1 主处理器模块电路设计 |
| 3.1.1 DDR SDRAM模块 |
| 3.1.2 Flash程序存储模块 |
| 3.1.3 ATM接口控制模块 |
| 3.1.4 千兆电口和千兆光口模块 |
| 3.1.5 百兆以太网模块 |
| 3.1.6 UART模块 |
| 3.1.7 GMII接口模块 |
| 3.1.8 电源模块及复位模块 |
| 3.2 协处理器模块电路设计 |
| 3.2.1 SPI Flash模块 |
| 3.2.2 GMII接口模块 |
| 3.2.3 RS485 接口模块 |
| 3.2.4 LVDS接口模块 |
| 3.2.5 电源模块 |
| 3.3 PCB设计 |
| 3.3.1 PCB布局 |
| 3.3.2 PCB叠层设计 |
| 3.3.3 PCB布线及关键信号仿真 |
| 3.3.4 系统PCB设计结果 |
| 3.4 本章小结 |
| 4 FPGA逻辑功能设计 |
| 4.1 GMII传输模块 |
| 4.1.1 GMII MAC模块 |
| 4.1.2 MDIO控制模块 |
| 4.1.3 UDP解包模块 |
| 4.1.4 UDP发送控制模块 |
| 4.1.5 初始化配置模块 |
| 4.2 大小端转换模块 |
| 4.3 LVDS传输模块 |
| 4.3.1 记录模块 |
| 4.3.2 回放模块 |
| 4.4 RS485 传输模块 |
| 4.5 其他模块 |
| 4.6 本章小结 |
| 5 系统测试 |
| 5.1 系统硬件测试 |
| 5.2 电源测试 |
| 5.2.1 电源纹波和噪声测试 |
| 5.2.2 电源上电时序测试 |
| 5.3 关键信号测试 |
| 5.4 接口功能测试 |
| 5.5 系统功能测试 |
| 5.5.1 记录模式功能测试 |
| 5.5.2 回放模式功能测试 |
| 5.6 系统功耗测试 |
| 5.7 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历 |
（4）量子通信中CVQKD实验的电子学系统研制（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 量子信息发展概况 |
| 1.2 QKD协议 |
| 1.2.1 DVQKD协议 |
| 1.2.2 CVQKD协议 |
| 1.3 QKD实验系统进展 |
| 1.4 论文主要研究内容和章节安排 |
| 第2章 高斯调制CVQKD实验系统 |
| 2.1 光学系统 |
| 2.2 探测器系统 |
| 2.3 电子学系统 |
| 第3章 光源控制系统设计 |
| 3.1 光学组件 |
| 3.1.1 调制器 |
| 3.1.2 激光器 |
| 3.1.3 EVOA、EPC |
| 3.1.4 PIN光电二极管 |
| 3.2 光源控制系统的功能和指标要求 |
| 3.2.1 光源控制系统的功能 |
| 3.2.2 对光源控制系统的指标要求 |
| 3.3 光源控制系统的设计方式 |
| 3.3.1 设计方案 |
| 3.3.2 FPGA的选型 |
| 3.3.3 调制器驱动电路芯片选型 |
| 3.3.4 激光器控制与驱动电路芯片选型 |
| 3.3.5 EVOA、EPC驱动电路芯片选型 |
| 3.3.6 同步光甄别模块的芯片选型 |
| 3.4 光源控制系统具体设计 |
| 3.4.1 硬件电路设计 |
| 3.4.2 与上位机通信 |
| 3.4.3 FPGA逻辑设计 |
| 3.5 PCB设计 |
| 3.5.1 电源设计 |
| 3.5.2 布局布线 |
| 第4章 主控系统设计 |
| 4.1 主控系统的功能和指标要求 |
| 4.1.1 主控系统的功能 |
| 4.1.2 对主控系统的指标要求 |
| 4.2 总体硬件设计方案 |
| 4.2.1 主控系统总体结构方案 |
| 4.2.2 FPGA的选型 |
| 4.2.3 高速ADC芯片选型 |
| 4.2.4 增益可调放大器选型 |
| 4.2.5 随机数芯片选型 |
| 4.2.6 存储器和以太网收发器选型 |
| 4.3 主控系统数据采集子板具体设计 |
| 4.3.1 硬件电路设计 |
| 4.3.2 子板FPGA逻辑设计 |
| 4.4 主控系统数据处理母板设计 |
| 4.4.1 千兆以太网的设计 |
| 4.4.2 外部存储器的设计 |
| 4.5 数据采集卡高速PCB设计 |
| 4.5.1 电源设计 |
| 4.5.2 布局布线 |
| 第5章 MDIQKD实验系统及相关电子学设计 |
| 5.1 MDIQKD实验系统装置 |
| 5.1.1 光学系统 |
| 5.1.2 探测器系统 |
| 5.1.3 电子学系统 |
| 5.2 电压脉冲发生器设计 |
| 5.2.1 调制器 |
| 5.2.2 电压脉冲发生器的功能和指标要求 |
| 5.2.3 电压脉冲发生器的解决方案 |
| 5.2.4 电压脉冲发生器具体设计 |
| 5.2.5 PCB设计 |
| 第6章 系统测试 |
| 6.1 光源控制系统测试 |
| 6.1.1 激光器发光测试 |
| 6.1.2 调制器驱动测试 |
| 6.1.3 EVOA、EPC驱动 |
| 6.1.4 甄别器阈值调节 |
| 6.2 主控系统测试 |
| 6.2.1 时钟发生器性能测试 |
| 6.2.2 ADC性能测试 |
| 6.2.3 随机数性能测试 |
| 6.3 电压脉冲发生器系统测试 |
| 6.3.1 电子学性能测试 |
| 6.3.2 消光比测试 |
| 6.3.3 光学系统联调测试 |
| 第7章 总结与展望 |
| 7.1 工作总结 |
| 7.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的其他研究成果 |
（5）多通道同步数据采集系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.2 国内外研究现状分析 |
| 1.2.1 基于时间的同步 |
| 1.2.2 基于信号的同步 |
| 1.2.3 国内外文献综述的简析 |
| 1.3 论文主要研究内容 |
| 1.4 本文结构 |
| 第2章 系统总体方案设计 |
| 2.1 系统需求分析 |
| 2.1.1 同步性指标分析 |
| 2.2 系统总体设计 |
| 2.2.1 硬件电路设计方案 |
| 2.2.2 固件逻辑设计方案 |
| 2.2.3 软件设计方案 |
| 2.3 本章小结 |
| 第3章 硬件电路设计 |
| 3.1 数据采集电路设计 |
| 3.1.1 前端调理电路设计 |
| 3.1.2 FPGA选型与PCIe高速接口设计 |
| 3.1.3 ADC外围电路设计 |
| 3.2 时钟相关电路设计 |
| 3.2.1 PXIe定时触发总线原理分析 |
| 3.2.2 时钟路径同步误差分析 |
| 3.2.3 时钟管理电路设计 |
| 3.2.4 定时触发总线接口电路设计 |
| 3.3 电源树路径设计 |
| 3.4 本章小结 |
| 第4章 固件逻辑设计 |
| 4.1 顶层逻辑设计 |
| 4.2 TLP编解码逻辑设计 |
| 4.2.1 TLP解码状态机设计 |
| 4.2.2 TLP编码状态机设计 |
| 4.3 低速板级通信接口逻辑设计 |
| 4.3.1 uWire协议接口逻辑设计 |
| 4.3.2 SPI协议接口逻辑设计 |
| 4.3.3 DOUT并行数据接口设计 |
| 4.4 自定义功能寄存器设计 |
| 4.5 多卡同步逻辑设计 |
| 4.5.1 多卡时钟同步 |
| 4.5.2 多卡触发同步 |
| 4.6 本章小结 |
| 第5章 软件设计及系统测试 |
| 5.1 系统软件设计 |
| 5.1.1 中断功能函数设计 |
| 5.1.2 DMA功能函数设计 |
| 5.1.3 应用程序设计 |
| 5.2 系统性能指标分析及测试 |
| 5.2.1 采样精度测试 |
| 5.2.2 信号与噪声失真比测试 |
| 5.2.3 时钟同步误差测试 |
| 5.2.4 相位差分辨精度测试 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（6）基于DSP与FPGA的传声器阵列采集系统研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 变量注释表 |
| 1 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 课题国内外研究现状 |
| 1.3 课题研究目的与内容 |
| 2 声音信号分析及定位算法简介 |
| 2.1 声音信号分析 |
| 2.2 声源定位原理简介 |
| 2.3 定位原理比较 |
| 2.4 传声器阵列对声源定位的影响 |
| 2.5 本章小结 |
| 3 常见波束形成算法研究 |
| 3.1 常规可控波束形成法 |
| 3.2 最小方差无失真响应波束形成器 |
| 3.3 线性约束最小方差波束形成器 |
| 3.4 本章小结 |
| 4 系统硬件设计 |
| 4.1 系统主要器件选型及整体硬件电路设计 |
| 4.2 系统电源电路设计 |
| 4.3 信号采集与调理电路设计 |
| 4.4 信号处理电路设计 |
| 4.5 通信电路设计 |
| 4.6 本章小结 |
| 5 系统软件设计 |
| 5.1 系统主程序设计 |
| 5.2 FPGA程序设计 |
| 5.3 DSP程序设计 |
| 5.4 本章小结 |
| 6 实验与分析 |
| 6.1 实验结果与分析 |
| 6.2 本章小结 |
| 7 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 附录 |
| 作者简历 |
| 致谢 |
| 学位论文数据集 |
（7）基于关联成像的水下激光成像系统设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文的论文安排 |
| 第二章 水下关联成像原理 |
| 2.1 引言 |
| 2.2 传统水下激光成像技术 |
| 2.3 关联成像基本原理 |
| 2.4 水下关联成像优势分析 |
| 2.5 数字微镜器件与计算关联成像 |
| 2.6 散斑场矩阵研究 |
| 2.6.1 基于高斯随机矩阵的散斑场矩阵 |
| 2.6.2 基于哈达玛矩阵和沃尔什矩阵的散斑场矩阵 |
| 2.7 水下激光成像系统总体方案设计 |
| 2.8 本章小结 |
| 第三章 水下激光成像硬件平台设计 |
| 3.1 引言 |
| 3.2 水下激光成像硬件平台总体设计 |
| 3.3 信号处理板硬件电路设计 |
| 3.3.1 FPGA芯片选型 |
| 3.3.2 DSP芯片选型 |
| 3.3.3 信号处理板电源电路设计 |
| 3.3.4 信号处理板时钟电路设计 |
| 3.4 信号采集板硬件电路设计 |
| 3.4.1 PIN管触发电路设计 |
| 3.4.2 回波信号跨阻放大电路设计 |
| 3.4.3 回波信号采集电路设计 |
| 3.5 水下激光成像硬件平台实物展示 |
| 3.6 水下激光成像硬件平台有效性测试 |
| 3.6.1 PIN管触发电路功能测试 |
| 3.6.2 回波信号采集电路功能测试 |
| 3.7 本章小结 |
| 第四章 水下激光成像FPGA与DSP实现 |
| 4.1 引言 |
| 4.2 水下激光成像系统工作流程 |
| 4.3 水下激光成像系统软硬件实现整体规划 |
| 4.4 水下激光成像FPGA实现 |
| 4.4.1 同步时序控制模块实现 |
| 4.4.2 目标回波信号预处理模块实现 |
| 4.4.3 计算关联成像模块实现 |
| 4.4.4 帧解析与参数配置模块实现 |
| 4.4.5 AD9625芯片SPI模块实现 |
| 4.4.6 JESD204B接口模块实现 |
| 4.4.7 数据分类打包发送与接收模块实现 |
| 4.5 水下激光成像DSP实现 |
| 4.5.1 SRIO接口工程实现 |
| 4.5.2 以太网接口工程实现 |
| 4.5.3 双线性插值算法DSP工程实现 |
| 4.6 水下激光成像试验及分析 |
| 4.6.1 试验原理 |
| 4.6.2 试验结果 |
| 4.7 本章小结 |
| 第五章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）基于FPGA的全数字接收机研究与验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 研究现状与分析 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 研究内容与论文结构 |
| 第二章 无线接收机的原理与理论基础 |
| 2.1 引言 |
| 2.2 无线通信接收机概述 |
| 2.2.1 模拟接收机设计 |
| 2.2.2 全数字接收机设计 |
| 2.3 全数字接收机的采样技术 |
| 2.3.1 Delta-Sigma采样技术 |
| 2.3.2 PFM采样技术 |
| 2.3.3 PWM采样技术 |
| 2.4 全数字接收机的信号处理技术 |
| 2.4.1 数字下变频 |
| 2.4.2 信号滤波与降采样 |
| 2.5 本章小结 |
| 第三章 全数字接收机的方案设计 |
| 3.1 引言 |
| 3.2 全数字接收机的整体方案 |
| 3.2.1 全数字接收机的需求分析 |
| 3.2.2 全数字接收机的链路设计 |
| 3.3 全数字接收机的采样方案设计 |
| 3.3.1 PWM量化与采样 |
| 3.3.2 PWM多电平量化 |
| 3.4 参考信号产生方案设计 |
| 3.4.1 参考信号产生与最佳频率 |
| 3.4.2 参考信号频率的动态切换 |
| 3.5 数字信号处理方案设计 |
| 3.5.1 并行数字下变频 |
| 3.5.2 PWM数字信号处理 |
| 3.6 全数字接收机系统仿真 |
| 3.6.1 单通道PWM仿真 |
| 3.6.2 双通道PWM仿真 |
| 3.7 本章小结 |
| 第四章 全数字接收机的实现 |
| 4.1 引言 |
| 4.2 硬件平台概述 |
| 4.2.1 FPGA芯片与硬件平台 |
| 4.2.2 外围电路模块 |
| 4.3 全数字接收机的采样实现 |
| 4.3.1 基于Ser Des的 PWM采样 |
| 4.3.2 基于Ser Des的 PWM多电平 |
| 4.4 全数字接收机的FPGA实现 |
| 4.4.1 参考信号产生与控制模块 |
| 4.4.2 并行数字下变频模块 |
| 4.4.3 PWM信号译码模块 |
| 4.4.4 模块整合与时序分析 |
| 4.5 本章小结 |
| 第五章 全数字接收机测试与分析 |
| 5.1 引言 |
| 5.2 硬件测试方案 |
| 5.3 全数字接收机的性能测试与分析 |
| 5.3.1 PWM采样验证 |
| 5.3.2 FPGA数字信号处理验证 |
| 5.3.3 PWM多电平采样验证 |
| 5.3.4 参考信号频率动态配置验证 |
| 5.4 本章小结 |
| 总结与展望 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
（9）等离子体探针电子学系统设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 等离子体概况 |
| 1.2 等离子体诊断方法 |
| 1.3 论文的研究内容 |
| 1.4 章节安排 |
| 第2章 等离子体探针诊断原理 |
| 2.1 探针诊断工作原理 |
| 2.2 单探针诊断理论分析 |
| 2.3 总体方案与性能要求 |
| 第3章 探针诊断电子学系统硬件设计 |
| 3.1 硬件整体结构 |
| 3.2 模拟前端板 |
| 3.2.1 测试波形电路 |
| 3.2.2 电压放大和功率放大电路 |
| 3.2.3 仪表运放与采样电路 |
| 3.3 数据采集板 |
| 3.3.1 FPGA选型与电路设计 |
| 3.3.2 DAC波形电路 |
| 3.3.3 ADC电路与模拟调理 |
| 3.3.4 DDR2电路设计 |
| 3.3.5 USB电路设计 |
| 3.4 PCB设计 |
| 第4章 逻辑与软件 |
| 4.1 FPGA逻辑设计 |
| 4.1.1 ADC采数逻辑 |
| 4.1.2 DDR2读写控制逻辑 |
| 4.1.3 DDS波形输出逻辑 |
| 4.1.4 逻辑仿真与验证 |
| 4.2 上位机软件设计 |
| 第5章 系统测试 |
| 5.1 模拟前端板测试 |
| 5.2 数据采集板测试 |
| 5.2.1 DDR2读写测试 |
| 5.2.2 ADC性能测试 |
| 5.2.3 DAC性能测试 |
| 5.2.4 USB性能测试 |
| 5.3 上位机软件测试 |
| 第6章 总结与展望 |
| 6.1 论文总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的其他研究 |
（10）基于FPGA的多通道磁共振成像信号采集处理平台设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景与国内外研究现状 |
| 1.2.1 研究背景 |
| 1.2.2 国内外研究现状 |
| 1.3 研究目的与意义 |
| 1.4 本文主要工作、难点与创新点 |
| 1.4.1 本文主要工作 |
| 1.4.2 难点与创新点 |
| 1.5 本文结构安排 |
| 第二章 系统方案设计 |
| 2.1 系统设计指标与总体架构 |
| 2.1.1 系统需求及设计指标 |
| 2.1.2 系统总体架构方案 |
| 2.2 系统方案分析及指标论证 |
| 2.2.1 模拟-数字转换方案 |
| 2.2.2 模拟前端预处理方案 |
| 2.2.3 核心处理器方案 |
| 2.2.4 控制器方案 |
| 2.2.5 数据存储方案 |
| 2.2.6 高速串行传输接口方案 |
| 2.3 本章小结 |
| 第三章 系统硬件设计 |
| 3.1 整体硬件方案概述 |
| 3.2 功能子模块原理图设计 |
| 3.2.1 模拟前端预处理模块设计 |
| 3.2.2 模拟-数字转换模块设计 |
| 3.2.3 核心处理器模块设计 |
| 3.2.4 控制器模块设计 |
| 3.2.5 片外存储模块设计 |
| 3.2.6 高速串行传输接口模块设计 |
| 3.2.7 电源模块设计 |
| 3.2.8 时钟及复位模块设计 |
| 3.3 PCB互连与信号完整性设计 |
| 3.3.1 信号完整性问题分析 |
| 3.3.2 叠层结构设计 |
| 3.3.3 阻抗控制 |
| 3.3.4 过孔设计 |
| 3.3.5 高速信号走线设计 |
| 3.3.6 电源完整性设计 |
| 3.3.7 PCB仿真 |
| 3.4 PCB版图及实物图 |
| 3.5 本章小结 |
| 第四章 系统软件设计 |
| 4.1 整体软件方案概述 |
| 4.2 FPGA逻辑设计 |
| 4.2.1 模拟-数字转换器控制模块设计 |
| 4.2.2 可变增益放大器控制模块设计 |
| 4.2.3 数字下变频模块设计 |
| 4.2.4 数据量控制模块设计 |
| 4.2.5 DDR3 存储控制模块设计 |
| 4.2.6 MCU通信模块设计 |
| 4.2.7 万兆以太网光接口控制模块设计 |
| 4.2.8 PCIe接口控制模块设计 |
| 4.3 MCU软件设计 |
| 4.4 上位机软件设计 |
| 4.5 本章小结 |
| 第五章 系统调试与测试 |
| 5.1 测试仪器及设备 |
| 5.2 硬件电路测试 |
| 5.2.1 电源模块测试 |
| 5.2.2 时钟和复位信号测试 |
| 5.2.3 FPGA及 MCU测试 |
| 5.2.4 模拟前端预处理模块测试 |
| 5.2.5 模拟-数字转换器测试 |
| 5.2.6 DDR3 测试 |
| 5.2.7 万兆以太网光接口测试 |
| 5.2.8 PCIe接口测试 |
| 5.3 系统功能测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要工作总结 |
| 6.2 不足之处及下一步工作 |
| 参考文献 |
| 攻读硕士期间的学术成果 |
| 致谢 |
四、双电源电平转换收发器提供全位宽灵活性（论文参考文献）
- [1]基于FPGA的本地多端口计算加速设备设计及实现[D]. 诸俊辉. 华东师范大学, 2021
- [2]基于FPGA的分布式视频处理平台设计[D]. 王娜. 华东师范大学, 2021
- [3]多协议实时网络数据转换系统硬件设计[D]. 王友. 浙江大学, 2021(01)
- [4]量子通信中CVQKD实验的电子学系统研制[D]. 张思洁. 中国科学技术大学, 2020(01)
- [5]多通道同步数据采集系统设计[D]. 王振宇. 哈尔滨工业大学, 2020(02)
- [6]基于DSP与FPGA的传声器阵列采集系统研究与设计[D]. 赵校朋. 山东科技大学, 2020(06)
- [7]基于关联成像的水下激光成像系统设计与实现[D]. 许睿. 西安电子科技大学, 2020(05)
- [8]基于FPGA的全数字接收机研究与验证[D]. 林巨征. 华南理工大学, 2020(02)
- [9]等离子体探针电子学系统设计与实现[D]. 简志景. 中国科学技术大学, 2020(01)
- [10]基于FPGA的多通道磁共振成像信号采集处理平台设计与实现[D]. 陈嘉懿. 华东师范大学, 2020(11)